home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #20 / NN_1992_20.iso / spool / comp / arch / 9322 < prev    next >
Encoding:
Text File  |  1992-09-09  |  1.9 KB  |  53 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!iWarp.intel.com|ichips!ichips!glew
  3. From: glew@pdx007.intel.com (Andy Glew)
  4. Subject: Re: trapping speculative ops (LONG)
  5. In-Reply-To: thorinn@diku.dk's message of 9 Sep 92 12:17:01 GMT
  6. Message-ID: <GLEW.92Sep9202650@pdx007.intel.com>
  7. Sender: news@ichips.intel.com (News Account)
  8. Organization: Intel Corp., Hillsboro, Oregon
  9. References: <1992Aug31.224611.5196@odin.diku.dk> <1992Sep1.143155.636@bcars64a.bnr.ca>
  10.     <1992Sep9.121701.13208@odin.diku.dk>
  11. Date: Thu, 10 Sep 1992 04:26:50 GMT
  12. Lines: 39
  13.  
  14.  
  15.     A more radical solution: Put the flags in the memory system! Given a
  16.     CPU/memory interface that only supports aligned 64-bit register loads
  17.     and stores (not too far from some current RISCs), it would be easy to
  18.     add some extra bits to both registers and memory words. This looks
  19.     very much like earlier tagged architectures, except that the extra
  20.     information is the history of a value instead of its type.
  21.  
  22.     Lars Mathiesen (U of Copenhagen CS Dep) <thorinn@diku.dk> (Humour NOT marked)
  23.  
  24.  
  25. An entirely reasonable approach. 
  26.  
  27. Unfortunately, tagged architectures of any type, whether the tag is
  28. used for type (LISP machines) or flow control (HEP) or security (I
  29. vaguely recall a VMEbus system with a 33rd bit - or was it Futurebus?)
  30. have never been wildly successful.  The same pressures that have
  31. encouraged standardization on 16, 32, 64, 128 bit wide architectures
  32. and datapaths discourage tags - you have to build special memory
  33. boards/SIMMs/...
  34.  
  35. The only way extra bits in memory are going to succeed is if you can
  36. demonstrate enough *commercial* advantage to motivate changing the
  37. industry defacto standards.
  38.  
  39. In the meantime, you have to live with mechanisms for tags on
  40. registers without tags in memory, or nothing.
  41.  
  42.  
  43. --
  44.  
  45. Andy Glew, glew@ichips.intel.com
  46. Intel Corp., M/S JF1-19, 5200 NE Elam Young Pkwy, 
  47. Hillsboro, Oregon 97124-6497
  48.  
  49. This is a private posting; it does not indicate opinions or positions
  50. of Intel Corp.
  51.  
  52. Intel Inside (tm)
  53.