home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #31 / NN_1992_31.iso / spool / comp / arch / 12001 < prev    next >
Encoding:
Text File  |  1992-12-30  |  2.2 KB  |  59 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!newsgate.watson.ibm.com!yktnews!admin!florida!essbaum
  3. From: essbaum@rchland.vnet.ibm.com (Alexander Essbaum)
  4. Subject: Re: Alpha and Super-pipelining
  5. Sender: news@rchland.ibm.com
  6. Message-ID: <1992Dec30.200629.13254@rchland.ibm.com>
  7. Date: Wed, 30 Dec 1992 20:06:29 GMT
  8. Disclaimer: This posting represents the poster's views, not necessarily those of IBM
  9. References:  <1992Dec30.175717.15249@dcc.uchile.cl>
  10. Nntp-Posting-Host: florida.rchland.ibm.com
  11. Organization: IBM Rochester
  12. Lines: 45
  13.  
  14. In article <1992Dec30.175717.15249@dcc.uchile.cl>, pchris@dcc.uchile.cl (Chris Perleberg) writes:
  15. |> 
  16. |> After reading the material available about the Alpha, I noticed that it was
  17. |> mentioned a few times that the first implementation of the Alpha, the 21064,
  18. |> is *super-pipelined* as well as superscalar.  For example, in "infosheet.txt"
  19. |> that is available on gatekeeper.dec.com the following is stated:
  20. |> 
  21. |> >    Digital's 21064 Microprocessor
  22. |> >    ....
  23. |> >    The 21064 is a super-scalar, super-pipelined implementation of the
  24. |> >    Alpha architecture. Super-pipelined means that an instruction is issued
  25. |> >    to the functional units at every clock tick and the results are
  26. |> >    pipelined. Being super-scalar, the architecture allows the instruction
  27. |> >    unit to issue two instructions per clock tick, resulting in
  28. |> >    significantly higher throughput and performance.
  29. |> 
  30. |> After reading the Data Sheet of the 21064, I find nothing that seems to
  31. |> indicate the 21064 is super-pipelined, at least in terms of the common
  32. |> definition of super-pipelined.  Is DEC redefining the word "super-pipeline"?
  33. |> Anybody out there that can explain?
  34. |> 
  35. |>     Chris Perleberg
  36. |>     pchris@dcc.uchile.cl
  37.  
  38. i always thought super-piplining referred to piplining funtions that would
  39. normally be given a single pipeline stage.  ie. if a processor has 4 stages
  40. with delays like:
  41.  
  42. ifetch   10ns
  43. decode/operand fetch   10ns
  44. execute   20ns
  45. writeback   10ns
  46.  
  47. you can cut the critical path delay by 10ns if you break the execute into
  48. 2 stages:
  49.  
  50. ifetch   10ns
  51. decode/operand fetch   10ns
  52. execute1   10ns
  53. execute2   10ns
  54. writeback   10ns
  55.  
  56. the second example is super-piplined.
  57.  
  58. axel
  59.