home *** CD-ROM | disk | FTP | other *** search
/ Magazyn Enter 1999 January / enter_01_1999_2.iso / BIOS / ctchip34 / UM881.CFG < prev    next >
Text File  |  1995-10-03  |  6KB  |  193 lines
  1. ;**********************************************************
  2. NAME=UM82C881; (UMC, 486PCI)
  3. ;**********************************************************
  4. ConfigAccess=1
  5. MACRO OPEN =0CFBh:xxxxxxx1,0CFAh:00000000
  6. MACRO CLOSE=0CFBh:xxxxxxx0
  7. MODE=INDEX32                       ;; alle Zugriffe 32bittig
  8. INDEXPORT=0CF8h                    ;; CONFADDR
  9. DATENPORT=0CFCh                    ;; CONFDATA
  10. BASEADR=80008000h
  11.  
  12. *IF 0:==$FFFF
  13.  
  14.  WRITELN "CONFIGAccess 1 nicht implementiert"
  15.  MODE=DIRECT
  16.  ConfigAccess=0
  17.  MACRO OPEN=0CF8h:1111xxxx,0CFAh:00000000
  18.  MACRO CLOSE=0CF8h:0000xxxx,0CFAh:00000000
  19.  BASEADR=C000h
  20.  
  21.  *IF 0:==$FFFF
  22.    WRITELN "CONFIGAccess 0 nicht implementiert"
  23.    EXIT "Abbruch"
  24.  *ELSE
  25.    WRITELN "CONFIGAccess 2 implementiert"
  26.  *ENDIF
  27. *ELSE
  28.     WRITELN "CONFIGAccess 1 implementiert"
  29. *ENDIF
  30.  
  31. MACRO UMC      = 0:==$1060
  32. MACRO um82C881 = UMC, 2:==$8881
  33.  
  34. *IF UM82C881
  35.   WRITELN UMC-UM82C881
  36. *ELSE
  37.   EXIT Chipsatz unbekannt
  38. *ENDIF
  39.  
  40. MACRO CACHEOFF = 56h:00000000, flush, 57h:01000000
  41. MACRO CACHEON  = 56h:00000000, flush, 57h:00000000
  42. MACRO L2OFF = Cacheoff, 50h:0xxxxxxx,Cacheon
  43. MACRO L2ON  = 50h:1xxxxxxxx,Flush,50h:1xxxxxxxx
  44. MACRO L1OFF = CDNW:=11, WBINVD    ;; Bits CD und NW in CR0 auf 1
  45. MACRO L1ON  = CDNW:=00, WBINVD    ;; Bits CD und NW in CR0 auf 1
  46.  
  47. MACRO L2WB = L2OFF, Flush, 50h:01xxxxxx, L2ON
  48. MACRO L2WT = L2OFF, Flush, 50h:00xxxxxx, L2ON
  49.  
  50. MACRO L2Dirty   = L2OFF, Flush, 51h:xxxxxx0, L2ON
  51. MACRO L2NoDirty = L2OFF, Flush, 51h:xxxxxx1, L2ON
  52.  
  53.  
  54.  
  55. ;**********************************************************
  56. INDEX16=0  ; VID  PCI Vendor Identification r/o
  57. ;**********************************************************
  58. BIT=15..00 ; Vendor Identification
  59.            $8086=     INTEL
  60.            $1060=     UMC
  61.            else =     other Vendor
  62.  
  63. ;**********************************************************
  64. INDEX16=2  ;DID   PCI Divice Identification r/o
  65. ;**********************************************************
  66. BIT=15..00 ; Device Identification
  67.            $04A3=    Mercury/Neptun
  68.            else=     unknown
  69.  
  70. ;**********************************************************
  71. INDEX16=4  ; PCICMD PCI Command Register r/w
  72. ;**********************************************************
  73. BIT=15..09 ; Reserved
  74. BIT=08     ;0/1 SERRE
  75. BIT=06     ;0/1 Parity Error  (Master Enable)
  76. BIT=02     ;0/1 Bus Master Operations
  77. BIT=01     ;0/1 Memory Access
  78. BIT=00     ;0/1 I/O-Access
  79.  
  80. ;**********************************************************
  81. INDEX16=6h ; PCISTS PCI Status Register (r/w)
  82. ;**********************************************************
  83. BIT=15     ;reserved
  84. BIT=14     ;Signaled System Error
  85. BIT=13     ;Received Master Abort Status
  86. BIT=12     ;Received Target Abort Status
  87. BIT=11     ;reserved
  88. BIT=10,09  ;DevSel
  89.             00=FAST
  90.             01=Medium
  91.             10=SLOW
  92.             11=reserved
  93. BIT=08     ;Data Parity
  94.             0= not detected
  95.             1= detected
  96.  
  97. ;**********************************************************
  98. INDEX=8    ;RID Revision IDentification Register r/o
  99. ;**********************************************************
  100. BIT=7..0   ;PCI Cache/Memory-Controller
  101.            0000xxxx= Mercury 82434LX
  102.            0001xxxx= Neptun  82434NX
  103.            xxxx0001= A1-Step
  104.            xxxx0010= A2-Step
  105.            xxxx0011= A3-Step
  106. ;**********************************************************
  107. INDEX=9    ;RLPI Register-Level Programming Interface r/o
  108. ;**********************************************************
  109. BIT=7..0
  110.            00=no register-level Programming Interface
  111. ;**********************************************************
  112. INDEX=0Ah  ;SUBC Sub-Class-Code r/o
  113. ;**********************************************************
  114. BIT=7..0
  115.            00=PCMC is host Bridge
  116.  
  117. ;**********************************************************
  118. INDEX=0Bh  ;BASEC Base Class Code r/o
  119. ;**********************************************************
  120. BIT=7..0
  121.            $06=PCMC is Bridge Device
  122.  
  123. ;**********************************************************
  124. INDEX=0Dh  ; MLT Master Latency Timer Register r/w
  125. ;**********************************************************
  126. BIT=7654   ;Master Latency Timer, bus clocks = 16 x this value
  127.  
  128. ;**********************************************************
  129. INDEX=0Fh  ;BIST BIST-Register r/o
  130. ;**********************************************************
  131. BIT=7      ;0/1 BIST (ro), not supported by 82434LX/NX
  132. BIT=6      ;Start BIST (r/w), not supported by 82434LX/NX
  133. BIT=3..0   ;Completion Code (ro)
  134.  
  135. ;**********************************************************
  136. INDEX=50h  ;L2 Cache Control Register
  137. ;**********************************************************
  138. BIT=7      ;0/1 L2_Cache
  139.  
  140. BIT=6      ;Cache-Policy
  141.            0=Write Thru
  142.            1=Write Back
  143.  
  144. BIT=54     ;Cache Speed
  145.            00= Read 3-2-2-2/ Write 3T
  146.            01= Read 3-1-1-1/ Write 3T
  147.            10= Read 2-2-2-2/ Write 2T
  148.            11= Read 2-1-1-1/ Write 2T
  149.  
  150. BIT=3      ;Cache Banks
  151.            0=1 Bank
  152.            1=2 Banks
  153.  
  154. BIT=210    ;Cache Size
  155.            000=0KB
  156.            001=64KB
  157.            010=128KB
  158.            011=256KB
  159.            100=512KB
  160.            101=1MB
  161.            11x=2MB
  162.  
  163. ;**********************************************************
  164. INDEX=51h  ;Wait State Control
  165. ;**********************************************************
  166. BIT=76     ;DRAM Read Speed
  167.            00=3 Waits
  168.            01=2 Waits
  169.            10=1 Wait
  170.            11=0 Waits
  171. BIT=54     ;DRAM Write Speed
  172.            00=3 Waits
  173.            01=2 Waits
  174.            10=1 Wait
  175.            11=0 Waits
  176. BIT=3      ;0/1 Resource Lock Enable
  177. BIT=2      ;Graphic Adaptor
  178.            0=VL Bus
  179.            1=PCI Bus
  180. BIT=1      ;L1 Write Back Policy
  181.            0=Write Back
  182.            1=Write Thru
  183. BIT=0      ;L2 Cache Tag length
  184.            0=7 Bits
  185.            1=8 Bits
  186.  
  187. ;**********************************************************
  188. INDEX=52h  ;DRAM Configuration Register
  189. ;**********************************************************
  190. BIT=7      ;Host-to-PCI Post Write
  191.            0=1 Wait State
  192.            1=0 Wait States
  193.