home *** CD-ROM | disk | FTP | other *** search
/ Magazyn Enter 1999 January / enter_01_1999_2.iso / BIOS / ctchip34 / SIS461.CFG < prev    next >
Text File  |  1994-04-20  |  9KB  |  282 lines
  1. ;*************************************************************
  2. ;SiS85C461 Single Chip in Datei SiS461.CFG
  3. ;*************************************************************
  4.  
  5. INDEXPORT=22h
  6. DATENPORT=23h
  7.  
  8. ;*************************************************************
  9. INDEX=50h;  Memory Configuration
  10. ;*************************************************************
  11. BIT=76  ;DRAM Speed
  12.            00=Slowest   (50MHz)
  13.            01=Slower    (40MHz)
  14.            10=Faster    (33MHz)
  15.            11=Fastest   (25MHz)
  16. Bit=7   ;Bit 7 also defines the first cache read cycle time of
  17.         ;                   a burst
  18.         0=3-x-x-x-Burst
  19.         1=2-x-x-x-Burst
  20.  
  21. BIT=5   ;DRAM Write CAS Pulse Width
  22.            0=2T
  23.            1=1T
  24.  
  25. BIT=43210 ;DRAM Size Configuration, (I)= Dword-Interleave
  26.           00000= B1:1M   B2:-   B3:-   B4:-    Total:1M
  27.           00001= B1:1M   B2:1M  B3:-   B4:-    Total:2M  (I)
  28.           00010= B1:1M   B2:1M  B3:2M  B4:-    Total:4M
  29.           00011= B1:1M   B2:1M  B3:4M  B4:-    Total:6M
  30.           00100= B1:1M   B2:1M  B3:2M  B4:4M   Total:8M
  31.           00101= B1:1M   B2:1M  B3:4M  B4:4M   Total:10M (I)
  32.           00110= B1:1M   B2:1M  B3:16M B4:-    Total:18M
  33.           00111= B1:2M   B2:-   B3:-   B4:-    Total:2M
  34.           01000= B1:2M   B2:2M  B3:-   B4:-    Total:4M  (I)
  35.           01001= B1:2M   B2:4M  B3:-   B4:-    Total:6M
  36.           01010= B1:2M   B2:2M  B3:4M  B4:-    Total:8M
  37.           01011= B1:2M   B2:2M  B3:4M  B4:4M   Total:12M (I)
  38.           01100= B1:2M   B2:16M B3:-   B4:-    Total:18M
  39.           01101= B1:2M   B2:2M  B3:16M B4:-    Total:20M
  40.           01110= B1:2M   B2:2M  B3:4M  B4:-    Total:24M
  41.           01111= B1:2M   B2:2M  B3:16M B4:-    Total:36M (I)
  42.           10000= B1:4M   B2:-   B3:-   B4:-    Total:4M
  43.           10001= B1:4M   B2:4M  B3:-   B4:-    Total:8M  (I)
  44.           10010= B1:4M   B2:4M  B3:4M  B4:-    Total:12M
  45.           10011= B1:4M   B2:4M  B3:4M  B4:4M   Total:16M (I)
  46.           10100= B1:4M   B2:16M B3:-   B4:-    Total:20M
  47.           10101= B1:4M   B2:4M  B3:16M B4:-    Total:24M
  48.           10110= B1:4M   B2:16M B3:16M B4:-    Total:36M
  49.           10111= B1:4M   B2:4M  B3:16M B4:16M  Total:40M (I)
  50.           11000= B1:8M   B2:-   B3:-   B4:-    Total:8M
  51.           11001= B1:8M   B2:8M  B3:-   B4:-    Total:16M (I)
  52.           11010= B1:8M   B2:8M  B3:8M  B4:-    Total:24M
  53.           11011= B1:8M   B2:8M  B3:8M  B4:8M   Total:32M (I)
  54.           11100= B1:16M  B2:    B3:-   B4:-    Total:16M
  55.           11101= B1:16M  B2:16M B3:-   B4:-    Total:32M (I)
  56.           11110= B1:16M  B2:16M B3:16M B4:-    Total:48M
  57.           11111= B1:16M  B2:16M B3:16M B4:16M  Total:64M (I)
  58.  
  59. ;*************************************************************
  60. INDEX=51h ; Cache Konfiguration
  61. ;*************************************************************
  62. BIT=7   ;0/1 Cache Enable
  63.  
  64. BIT=6   ;Write Back Enable
  65.            0=Disable (Write Through)
  66.            1=Enable (Write Back)
  67.  
  68. BIT=54  ;Cache Size
  69.            00= 32KB
  70.            01= 64KB
  71.            10=128KB
  72.            11=256KB
  73.  
  74. BIT=3   ;0/1 Cache Interleave Enable
  75.  
  76. BIT=2   ;0/1 DRAM Interleave Enable (for 2/4 banks only)
  77.  
  78. BIT=1   ;Cache Write Cycle
  79.            0=3T
  80.            1=2T
  81.  
  82. BIT=0   ;Cache Burst Read Cycle
  83.            0=1T
  84.            1=2T
  85.  
  86. ;*************************************************************
  87. INDEX=52h; Shadow
  88. ;*************************************************************
  89. BIT=7   ;0/1 Shadow RAM Read Enable
  90.  
  91. BIT=6   ;0/1 Shadow RAM Write Protection Enable
  92.  
  93. BIT=5   ;0/1 E8000h-EFFFFh Shadow RAM Enable
  94. BIT=4   ;0/1 E0000h-E7FFFh Shadow RAM Enable
  95. BIT=3   ;0/1 D8000h-DFFFFh Shadow RAM Enable
  96. BIT=2   ;0/1 D0000h-D7FFFh Shadow RAM Enable
  97. BIT=1   ;0/1 C8000h-CFFFFh Shadow RAM Enable
  98. BIT=0   ;0/1 C0000h-C7FFFh Shadow RAM Enable
  99.  
  100. ;*************************************************************
  101. INDEX=53h;
  102. ;*************************************************************
  103. BIT=7   ;System BIOS ROM Size
  104.            0= 64K
  105.            1=128K
  106.  
  107. BIT=6   ;0/1 Combine System  BIOS with C0000h-C7FFFFh Region
  108.         ;    for ROM area
  109.  
  110. BIT=5   ;0/1 F0000h-FFFFFh Shadow RAM Cacheable
  111.  
  112. BIT=4   ;0/1 C0000h-C7FFFh Shadow RAM Cacheable
  113.  
  114. BIT=32  ;A25 and A24 for DMA Cycle Up to 64 MB
  115.  
  116. BIT=1   ;0/1 Data Parity Check
  117.  
  118. BIT=0   ;De-Turbo Switch
  119.         0=Enable
  120.         1=Disable, ignore Status of Turbo Switch
  121.  
  122. ;*************************************************************
  123. INDEX=54h; Non cacheable 1
  124. ;*************************************************************
  125. BIT=7   ;Allocation of Non-cacheable Area #1
  126.            0=Local DRAM
  127.            1=AT Bus, local DRAM is disabled
  128.  
  129. BIT=654 ;Size of Non-cacheable Area #1 (within 16 MB)
  130.            000=  0KB (disabled)
  131.            001= 64KB
  132.            010=128KB
  133.            011=256KB
  134.            100=512KB
  135.            101=  1MB
  136.            110=  2MB
  137.            111=  4MB
  138.  
  139. BIT=3   ;Allocation of Non-Cacheable Area #2
  140.            0=Local DRAM
  141.            1=AT Bus, local DRAM is disabled
  142.  
  143. BIT=210 ;Size of Non-Cacheable Area #2 (within 64 MB)
  144.            000=  0KB (disabled)
  145.            001= 64KB
  146.            010=128KB
  147.            011=256KB
  148.            100=512KB
  149.            101=  1MB
  150.            110=  2MB
  151.            111=  4MB
  152.  
  153. ;*************************************************************
  154. INDEX=55h; Non Cacheable 2
  155. ;**************************************************************
  156. BIT=76543210    ;A23-A16 of Non-Cacheable Area #1 (within 16 MB)
  157.  
  158.  
  159. ;*************************************************************
  160. INDEX=56h
  161. ;*************************************************************
  162. BIT=76543210    ;A23-A16 of Non-Cacheable Area #2 (within 64 MB)
  163.  
  164.  
  165. ;*************************************************************
  166. INDEX=57h
  167. ;*************************************************************
  168.  
  169. BIT=76  ;A25 and A24 of Non-Cacheable Area #2
  170.  
  171. BIT=5   ;0/1 GATE A20 Emulation
  172.  
  173. BIT=4   ;0/1 Fast Reset Emulation
  174.  
  175. BIT=3   ;Fast Reset Latency Control
  176.            0=2µs
  177.            1=6µs
  178.  
  179. BIT=2   ;Slow Refresh Enabled (1:4)
  180.            0=Normal Refresh
  181.            1=Slow Refresh
  182.  
  183. BIT=1   ;De-Turbo ON/OFF
  184.            0=Turbo
  185.            1=De-Turbo
  186.  
  187. BIT=0   ;Cache Sizing Enable
  188.            0=Normal Operation
  189.            1=Always Cache Hit
  190.  
  191. ;*************************************************************
  192. INDEX=58h;
  193. ;*************************************************************
  194. BIT=7   ;0/1 Slow CPU (below 25MHz)
  195.  
  196. BIT=6   ;DRAM Writestate
  197.  
  198.         0=1 Waitstate
  199.         1=0 Waitstate
  200.  
  201. BIT=5   ;Refresh Cycle Hold CPU
  202.          0= Enable (Standard Refresh)
  203.          1= Disable (Hidden Refresh)
  204.  
  205. Bit=4   ;De Turbo Hold Time
  206.          0= 4 µs (every 12 µs)
  207.          1= 8 µs (every 12 µs)
  208.  
  209. Bit=3   ;Reserved (=1)
  210.  
  211. Bit=2   ;0/1 Combine System BIOS with C8000h-CFFFFh for ROM area
  212.  
  213. Bit=1   ;Reserved (=0)
  214.  
  215. Bit=0   ;Overwrite the Cache Read Cycle Time
  216.          0= as defined in the bit 7 of Reg 50
  217.          1= 2T, ignore bit 7 of Reg 50
  218.  
  219. ;*************************************************************
  220. INDEX=59h;  Local Bus Support
  221. ;*************************************************************
  222.  
  223. BIT=7   ;Local Bus Device Signal (LBD*) Sampling Position
  224.         0= at end of T3
  225.         1= at end of T2
  226.  
  227. BIT=6   ;CPURDY Generation Mode from LDRY
  228.         0=Synchonized by clock (Synchronous mode)
  229.         1=directly passed through the output buffer (Tranparent Mode)
  230.  
  231. BIT=4   ; De-Turbo Status (Read-Only)
  232.         0= Turbo
  233.         1= De-Turbo
  234.  
  235. BIT=53210 ; Reserved (=0)
  236.  
  237. ;*************************************************************
  238. INDEX=60h;  Bus Takt
  239. ;*************************************************************
  240.  
  241. BIT=765 ; Bus Clock Frequency
  242.          000= BUSCLK = 7.159 MHz
  243.          001= BUSCLK = 1/10 CLKIN
  244.          010= BUSCLK = 1/8  CLKIN
  245.          011= BUSCLK = 1/6  CLKIN
  246.          100= BUSCLK = 1/5  CLKIN
  247.          101= BUSCLK = 1/4  CLKIN
  248.          110= BUSCLK = 1/3  CLKIN
  249.          111= BUSCLK = 1/2  CLKIN
  250.  
  251. BIT=43210;  Reserved (=0)
  252.  
  253. ;*************************************************************
  254. INDEX=61h;  Bus Takt
  255. ;*************************************************************
  256.  
  257. BIT=76  ; 16-Bit-I/O-Recovery
  258.          00= 8 BUSCLK
  259.          01= 5 BUSCLK
  260.          10= 3 BUSCLK
  261.          11= 2 BUSCLK
  262.  
  263. BIT=54  ; 8-Bit-I/O-Recovery
  264.          00= 16 BUSCLK
  265.          01= 11 BUSCLK
  266.          10=  7 BUSCLK
  267.          11=  4 BUSCLK
  268.  
  269. BIT=3   ; Reserved (1)
  270.  
  271. BIT=2   ; 16-Bit Memory I/O Waitstate
  272.          0=2 Waitstate
  273.          1=1 Waitstate
  274.  
  275. BIT=1   ; 8-Bit Memory I/O Waitstate
  276.          0=5 Waitstate
  277.          1=4 Waitstate
  278.  
  279. BIT=0   ; Reserved (1)
  280.  
  281.  
  282.