home *** CD-ROM | disk | FTP | other *** search
/ Magazyn Enter 1999 January / enter_01_1999_2.iso / BIOS / ctchip34 / SIS411.CFG < prev    next >
Text File  |  1993-06-22  |  8KB  |  219 lines
  1. ;*************************************************************
  2. ;SiS EISA-Chipsatz 85C411 etc. in Datei SIS411.CFG
  3. ;*************************************************************
  4.  
  5. INDEXPORT=C18h
  6. DATENPORT=C1Ch
  7.  
  8. ;*************************************************************
  9. ;Memory-Controller 85C411
  10. ;*************************************************************
  11.  
  12. ;*************************************************************
  13. INDEX=60h;  Memory Configuration
  14. ;*************************************************************
  15. BIT=76  ;DRAM Speed
  16.            00=Slowest   (50MHz)
  17.            01=Slower    (40MHz)
  18.            10=Faster    (33MHz)
  19.            11=Fastest   (25MHz)
  20. Bit=7   ;Bit 7 also defines the first cache read cycle time of
  21.         ;                   a burst
  22.         0=3-x-x-x-Burst
  23.         1=2-x-x-x-Burst
  24.  
  25. BIT=5   ;DRAM Write CAS Pulse Width
  26.            0=2T
  27.            1=1T
  28.  
  29. BIT=43210 ;DRAM Size Configuration, (I)= Dword-Interleave
  30.           00000= B1:1M   B2:-   B3:-   B4:-    Total:1M
  31.           00001= B1:1M   B2:1M  B3:-   B4:-    Total:2M  (I)
  32.           00010= B1:1M   B2:1M  B3:2M  B4:-    Total:4M
  33.           00011= B1:1M   B2:1M  B3:4M  B4:-    Total:6M
  34.           00100= B1:1M   B2:1M  B3:2M  B4:4M   Total:8M
  35.           00101= B1:1M   B2:1M  B3:4M  B4:4M   Total:10M (I)
  36.           00110= B1:1M   B2:1M  B3:16M B4:-    Total:18M
  37.           00111= B1:2M   B2:-   B3:-   B4:-    Total:2M
  38.           01000= B1:2M   B2:2M  B3:-   B4:-    Total:4M  (I)
  39.           01001= B1:2M   B2:4M  B3:-   B4:-    Total:6M
  40.           01010= B1:2M   B2:2M  B3:4M  B4:-    Total:8M
  41.           01011= B1:2M   B2:2M  B3:4M  B4:4M   Total:12M (I)
  42.           01100= B1:2M   B2:16M B3:-   B4:-    Total:18M
  43.           01101= B1:2M   B2:2M  B3:16M B4:-    Total:20M
  44.           01110= B1:2M   B2:2M  B3:4M  B4:-    Total:24M
  45.           01111= B1:2M   B2:2M  B3:16M B4:-    Total:36M (I)
  46.           10000= B1:4M   B2:-   B3:-   B4:-    Total:4M
  47.           10001= B1:4M   B2:4M  B3:-   B4:-    Total:8M  (I)
  48.           10010= B1:4M   B2:4M  B3:4M  B4:-    Total:12M
  49.           10011= B1:4M   B2:4M  B3:4M  B4:4M   Total:16M (I)
  50.           10100= B1:4M   B2:16M B3:-   B4:-    Total:20M
  51.           10101= B1:4M   B2:4M  B3:16M B4:-    Total:24M
  52.           10110= B1:4M   B2:16M B3:16M B4:-    Total:36M
  53.           10111= B1:4M   B2:4M  B3:16M B4:16M  Total:40M (I)
  54.           11000= B1:8M   B2:-   B3:-   B4:-    Total:8M
  55.           11001= B1:8M   B2:8M  B3:-   B4:-    Total:16M (I)
  56.           11010= B1:8M   B2:8M  B3:8M  B4:-    Total:24M
  57.           11011= B1:8M   B2:8M  B3:8M  B4:8M   Total:32M (I)
  58.           11100= B1:16M  B2:    B3:-   B4:-    Total:16M
  59.           11101= B1:16M  B2:16M B3:-   B4:-    Total:32M (I)
  60.           11110= B1:16M  B2:16M B3:16M B4:-    Total:48M
  61.           11111= B1:16M  B2:16M B3:16M B4:16M  Total:64M (I)
  62. BIT=43210  ;     falls Register 63 Bit 6 = (1) enable dann:
  63.           11100= B1:64M  B2:    B3:-   B4:-    Total:64M
  64.           11101= B1:64M  B2:64M B3:-   B4:-    Total:128M (I)
  65.           11110= B1:64M  B2:64M B3:64M B4:-    Total:192M
  66.           11111= B1:64M  B2:64M B3:64M B4:64M  Total:256M (I)
  67.  
  68. ;*************************************************************
  69. INDEX=61h ; Cache Konfiguration
  70. ;*************************************************************
  71. BIT=7   ;0/1 Cache Enable
  72.  
  73. BIT=6   ;Write Back Enable
  74.            0=Disable (Write Through)
  75.            1=Enable (Write Back)
  76.  
  77. BIT=54  ;Cache Size
  78.            00= 64KB
  79.            01=128KB
  80.            10=256KB
  81.            11=512KB
  82.  
  83. BIT=3   ;0/1 Cache Interleave Enable
  84.  
  85. BIT=2   ;0/1 DRAM Interleave Enable (for 2/4 banks only)
  86.  
  87. BIT=1   ;Cache Write Cycle
  88.            0=3T
  89.            1=2T
  90.  
  91. BIT=0   ;Cache Burst Read Cycle
  92.            0=1T
  93.            1=2T
  94.  
  95. ;*************************************************************
  96. INDEX=62h; Shadow
  97. ;*************************************************************
  98. BIT=7   ;0/1 Shadow RAM Read Enable
  99.  
  100. BIT=6   ;0/1 Shadow RAM Write Protection Enable
  101.  
  102. BIT=5   ;0/1 E8000h-EFFFFh Shadow RAM Enable
  103. BIT=4   ;0/1 E0000h-E7FFFh Shadow RAM Enable
  104. BIT=3   ;0/1 D8000h-DFFFFh Shadow RAM Enable
  105. BIT=2   ;0/1 D0000h-D7FFFh Shadow RAM Enable
  106. BIT=1   ;0/1 C8000h-CFFFFh Shadow RAM Enable
  107. BIT=0   ;0/1 C0000h-C7FFFh Shadow RAM Enable
  108.  
  109. ;*************************************************************
  110. INDEX=63h  ;
  111. ;*************************************************************
  112. BIT=7     ;System BIOS ROM Size
  113.             0= 64K
  114.             1=128K
  115.  
  116. BIT=6     ;0/1 DRAM 16M x 36 Bank Enable
  117.  
  118. BIT=5     ;Length of Cache Tag Field
  119.             0= 8 Bits
  120.             1= 9 Bits
  121.  
  122. BIT=4     ;CPU Internal cache invalidation for EISA Burst
  123.             0=EADS
  124.             1=Flush
  125.  
  126. BIT=3     ;KBCLK Selection
  127.            0=BUSCLK
  128.            1=Faster
  129.  
  130. BIT=210   ;BUSCLK Selection
  131.            000=7.159 MHz
  132.            001=CPUCLK/8  (66 MHz => 8,25 MHz)
  133.            010=CPUCLK/6  (50 MHz => 8,33 MHz)
  134.            011=CPUCLK/5  (40 MHz => 8,00 MHz)
  135.            100=CPUCLK/4  (33 MHz => 8,25 MHz)
  136.            101=CPUCLK/3  (25 MHz => 8,33 MHz)
  137.            110=CPUCLK/2.5(20 MHz => 8,00 MHz)
  138.            111=CPUCLK/2  (16 MHz => 8,00 MHz)
  139.  
  140. ;*************************************************************
  141. INDEX=64h
  142. ;*************************************************************
  143. BIT=7   ;Allocation of Non-cacheable Area #1
  144.            0=Local DRAM
  145.            1=AT Bus, local DRAM is disabled
  146.  
  147. BIT=654 ;Size of Non-cacheable Area #1
  148.            000=  0KB (disabled)
  149.            001= 64KB
  150.            010=128KB
  151.            011=256KB
  152.            100=512KB
  153.            101=  1MB
  154.            110=  2MB
  155.            111=  4MB
  156.  
  157. BIT=3210 ; A27-A24 of Non Cacheable Area #1
  158.  
  159. ;**************************************************************
  160. INDEX=65h
  161. ;**************************************************************
  162. BIT=76543210    ;A23-A16 of Non-Cacheable Area #1
  163.  
  164. ;**************************************************************
  165. INDEX=66h
  166. ;*************************************************************
  167. BIT=7   ;Allocation of Non-cacheable Area #2
  168.            0=Local DRAM
  169.            1=AT Bus, local DRAM is disabled
  170.  
  171. BIT=654 ;Size of Non-cacheable Area #2
  172.            000=  0KB (disabled)
  173.            001= 64KB
  174.            010=128KB
  175.            011=256KB
  176.            100=512KB
  177.            101=  1MB
  178.            110=  2MB
  179.            111=  4MB
  180.  
  181. BIT=3210 ; A27-A24 of Non Cacheable Area #2
  182.  
  183. ;**************************************************************
  184. INDEX=67h
  185. ;**************************************************************
  186. BIT=76543210    ;A23-A16 of Non-Cacheable Area #2
  187.  
  188. ;**************************************************************
  189. INDEX=68h
  190. ;**************************************************************
  191. BIT=7654        ;Reserved = 0
  192.  
  193.  
  194. BIT=3   ;0/1 Cache Data RAM Test
  195.  
  196. BIT=2   ;0/1 F0000h-FFFFFh Shadow RAM Cacheable
  197.  
  198. BIT=1   ;0/1 C0000h-FFFFFh Shadow RAM Cacheable
  199.  
  200. BIT=0   ;Turbo Switch
  201.            0=Always Turbo, ignores the status of Turbo switch
  202.            1=Turbo Switch enable
  203.  
  204. ;**************************************************************
  205. ;85C420 EISA-Bus-Controller
  206. ;**************************************************************
  207.  
  208. ; Ist nicht softwaremäßig konfigurierbar, an den Pins
  209. ; IOREC0 (34) und IOREC1 (35) läßt sich jedoch die
  210. ; I/O Recovery Time für 8 Bit I/O festlegen
  211. ; (3 BCLKs bei 16-Bit I/O ist fest)
  212. ; IOREC1 IOREC0
  213. ;    0    0      = 3 BCLKs
  214. ;    0    1      = 4 BCLKs
  215. ;    1    0      = 5 BCLKs
  216. ;    1    1      =11 BCLKs
  217.  
  218.  
  219.