home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / sys / ibm / pc / hardware / 29206 < prev    next >
Encoding:
Internet Message Format  |  1992-11-08  |  970 b 
  1. Path: sparky!uunet!charon.amdahl.com!pacbell.com!decwrl!spool.mu.edu!hri.com!noc.near.net!mars.caps.maine.edu!maine.maine.edu!ree700a
  2. From: REE700A@MAINE.MAINE.EDU
  3. Newsgroups: comp.sys.ibm.pc.hardware
  4. Subject: Re: Cache speed for 50 MHz 486DX?
  5. Message-ID: <92312.160559REE700A@MAINE.MAINE.EDU>
  6. Date: 7 Nov 92 21:05:59 GMT
  7. References: <1992Nov4.162247.10869@lth.se>
  8. Organization: University of Maine System
  9. Lines: 11
  10.  
  11.  
  12.   You got screwed!  Yes, the cache must be less than 20 nS...
  13. Considerably less, given a couple nD for address set up and data latch and
  14. another 5-6 nS for the lookup (ie is the data in the cache? operation).
  15.  
  16. I am told 5 nS tags (commonly built into controllers for direct mapped) and 10-
  17. 12 nS cache SRAMS.  You just bought a DX50 that will be outperformed by (or at
  18. least matched by) DX33's, as well as DX2/50's!  Thank god (or whatever) that
  19. the internal 8K cache is fairly effective!
  20.  
  21. Jeff Andle   In search of a new sig!   DOD #3005  1976 KZ 900
  22.