home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / sys / acorn / tech / 632 < prev    next >
Encoding:
Internet Message Format  |  1992-11-13  |  1.4 KB
  1. Path: sparky!uunet!mcsun!uknet!brunel!cs89jmb
  2. From: cs89jmb@brunel.ac.uk (Aeon Flux)
  3. Newsgroups: comp.sys.acorn.tech
  4. Subject: ARMXX & MHz
  5. Message-ID: <BxntqI.1Io@brunel.ac.uk>
  6. Date: 13 Nov 92 15:01:26 GMT
  7. Organization: Brunel University, Uxbridge, UK
  8. Lines: 40
  9. X-Newsreader: TIN [version 1.1 PL6]
  10.  
  11.  
  12. Salutations,
  13.  
  14. Not being a real techy I was pondering this question last night and wondering
  15. why I couldn't come up with an answer.
  16.  
  17. An Arm2 runs at 8Mhz and has approx "mippage" of 4
  18. An Arm3 runs at 26Mhz and has approx "mippage" of 13
  19.  
  20. Rumour has it that the next ArmX chip runs at 50Mhz and has approx mippage of
  21. 28
  22.  
  23. Now then, what I don't understand is the Arm3 has a 4k cache which helps to 
  24. speed things up, right?
  25. The Arm3 (most common ones) are approx 3 times faster than an Arm2 - is this 
  26. because they are clocked 3 times faster?
  27.  
  28. If so, where does the cache help?
  29.  
  30. Taking this argument to the next ArmX at 50Mhz - it runs approx twice as fast
  31. as the Arm3 (again clock speed is "doubled") so shouldn't this be faster still
  32. due to improvements on the design off the chip?
  33.  
  34.  
  35. Someone, please explain this to me
  36.  
  37.  
  38. Confused
  39.  
  40.  
  41.  
  42. Jayce
  43.  
  44. --
  45. "I may be a shallow guy, but a shallow guy with a great ass!" - Cat, Red Dwarf
  46.  
  47. Jason "Archangel" Banham               Internet: cs89jmb@brunel.ac.uk       
  48.                              aangel@sequent.co.uk
  49.  
  50.    ***** Acorn rep on StudentSoft/Archimedes owner/Computer Scientist *****
  51.