home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / lsi / 681 next >
Encoding:
Internet Message Format  |  1992-11-04  |  969 b 
  1. Xref: sparky comp.lsi:681 comp.lsi.cad:1116
  2. Path: sparky!uunet!charon.amdahl.com!pacbell.com!decwrl!sun-barr!news2me.EBay.Sun.COM!exodus.Eng.Sun.COM!sun!amdcad!dvorak.amd.com!sandeep
  3. From: sandeep@amd.com (Sandeep Srinivasan)
  4. Newsgroups: comp.lsi,comp.lsi.cad
  5. Subject: Re: Capacitance Estimation
  6. Message-ID: <1992Nov5.060814.20859@dvorak.amd.com>
  7. Date: 5 Nov 92 06:08:14 GMT
  8. References: <1992Nov3.200344.9424@pasteur.Berkeley.EDU>
  9. Sender: usenet@dvorak.amd.com (Usenet News)
  10. Organization: /etc/organization
  11. Lines: 16
  12.  
  13. hi,
  14. to estimate approx equivalent diffusion/gate capitance knowing
  15. devices sizes ( i.e. W/L ) there is a nice paper
  16. called " Logical effort:Designing for Speed on the
  17. Back of an Envelope"
  18. by 
  19.   " Ivan E. Sutherland and Robert F. Sproull"
  20.  
  21. published in Advanced Research in VLSI 1991 UC Santa Cruz..
  22.  
  23. This gives a good picture of how to estimate
  24. capacitance/delay of paths in  mos cktc...  with limited
  25. knowledge of process paramaters... 
  26.  
  27.  
  28. sandeep   
  29.