home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / lang / vhdl / 531 < prev    next >
Encoding:
Internet Message Format  |  1992-11-12  |  2.9 KB

  1. Path: sparky!uunet!walter!att-out!pacbell.com!iggy.GW.Vitalink.COM!cs.widener.edu!eff!sol.ctr.columbia.edu!zaphod.mps.ohio-state.edu!magnus.acs.ohio-state.edu!usenet.ins.cwru.edu!agate!stanford.edu!rock!concert!duke!news.duke.edu!jdsb
  2. From: jdsb@egr.duke.edu (J. D. S. Babcock)
  3. Newsgroups: comp.lang.vhdl
  4. Subject: VHDL modules wanted/available for system reusability research.
  5. Summary: Rapid System Prototyping Through Increased Subsystem Reusability
  6. Keywords: vhdl VHDL subsystems system
  7. Message-ID: <6976@news.duke.edu>
  8. Date: 12 Nov 92 22:01:33 GMT
  9. Sender: news@news.duke.edu
  10. Distribution: na
  11. Organization: Duke University EE Dept.; Durham, NC
  12. Lines: 46
  13. Nntp-Posting-Host: sverige.egr.duke.edu
  14.  
  15. Brief Overview:
  16. * Duke University is looking for well documented VHDL module designs for
  17.   inclusion in a database of VHDL modules for subsystem reusability.
  18. * We welcome request lists from users who would like to use our
  19.   libraries.
  20. * A module library will be made available around May, 1993, for new system
  21.   development.
  22.  
  23.      Rapid System Prototyping Through Increased Subsystem Reusability
  24.  
  25.    In a research project at Duke University we are studying the development,
  26. collection, and distribution in machine form of subsystem designs. The intent
  27. is to facilitate rapid system prototyping through reuse of existing subsystems.
  28. We are largely using the Viewlogic tools, but all our work aims at vendor 
  29. independent, maintainable, usable libraries. Currently we are using VHDL toward
  30. that end, with additional representations and formats for different levels of
  31. abstraction (netlist, physical design, etc.).  The project is more than a 
  32. library development and aims at the usage methodology, CAD tools, as well as
  33. the actual existence of subsystem libraries.
  34.  
  35.    Therefore, we welcome contributions of VHDL modules for subsystems which
  36. meet the following criteria:
  37.    1. They are characterized and are known to work,
  38.    2. They are non-proprietary and can be distributed free of charge to all
  39.       interested parties, and,
  40.    3. Are properly documented.
  41.  
  42.    We are working on standardized formats for contributions and distribution,
  43. but at this stage we want to interact with as many sites as possible, towards
  44. the end of establishing some contacts.
  45.  
  46.    We also welcome request lists from users who would like to use our
  47. libraries.  In the spring of 1993 the existing libraries will be used and
  48. augmented by students in a rapid system prototyping course at Duke, and
  49. we hope that a reasonably robust (but still small) library will be available
  50. for distribution by May, 1993.
  51.  
  52.    All inquiries/suggestions/comments are welcome. 
  53.  
  54. Please respond to: J. D. Sterling Babcock (jdsb@ee.egr.duke.edu)
  55.  
  56. Principal Investigator: Apostolos Dollas
  57. Graduate Research Asst: J. D. Sterling Babcock
  58. -------------------------------------------------------------------------
  59. J. D. Sterling Babcock             Duke University Electrical Engineering
  60. jdsb@ee.egr.duke.edu
  61.