home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / arch / 10672 < prev    next >
Encoding:
Text File  |  1992-11-12  |  2.1 KB  |  51 lines

  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!ferkel.ucsb.edu!taco!rock!stanford.edu!ames!sun-barr!cs.utexas.edu!zaphod.mps.ohio-state.edu!sol.ctr.columbia.edu!hamblin.math.byu.edu!news.byu.edu!ux1!fcom.cc.utah.edu!ursa11.law.utah.edu!caperkin
  3. From: caperkin@ursa11.law.utah.edu (Charles Perkins)
  4. Subject: Re: 600 transistor CPU (was: MINIMUM instruction set)
  5. Message-ID: <1992Nov12.220301.23915@fcom.cc.utah.edu>
  6. Summary: How small can we make a CPU?
  7. Sender: Charles A. Perkins
  8. Organization: University of Utah College of Law
  9. References: <1992Nov10.235849.19192@fcom.cc.utah.edu> <1992Nov11.144304.10494@news.uiowa.edu> <1992Nov12.164510.28248@dartvax.dartmouth.edu>
  10. Date: Thu, 12 Nov 92 22:03:01 GMT
  11. Lines: 38
  12.  
  13. The following article brings to mind an interesting question...
  14. How small can we make a (reasonably useful) CPU?
  15.  
  16. In article <1992Nov12.164510.28248@dartvax.dartmouth.edu> stevel@coos.dartmouth.edu (Steve Ligett) writes:
  17. >Somewhere I have a copy of an article (or two) titled
  18. >
  19. >"A design for a 16 bit processor using only 600 transistors"
  20. >
  21. >from Microelectronics Journal, Vol 15, Nr 3,
  22. >copyright 1984 Benn Electronics Publications Ltd, London
  23. >
  24. >The machine has 4 instructions: three subtracts, and one bit clear.
  25. >
  26. >I'll try to find and reread the articles if it would be of interest.
  27. >-- 
  28. >steve.ligett@dartmouth.edu
  29. >Sign in our Machine Room:  Before Leaving Please Lock Door Behind You
  30.  
  31. Assuming good density, how many of the above could we put on a chip
  32. using today's processes (We can make 16 Megabit dram chips... but dram is
  33. very regular.)
  34.  
  35. How many transistors would it take to make a minimally sized 32-bit chip?
  36. Optimized for transistor count, not cycle speed, op-code simplicity, or
  37. speed of design.
  38.  
  39. This caught my attention because of an idea I have been toying with, which
  40. I have decided to call the Fractal Logic Asynchronous Scalable Circuit.
  41. (Basically a 'memory' where every cell is a finite state autonoma 'conversing'
  42. with the cells next to it.)  I figure eight thousand of the little guys on a 
  43. chip, simple though they might be individually, could get some serious
  44. computation done.
  45.  
  46.  
  47. -- 
  48. 8Chuck .2AlexanderTheGreat
  49. perkins@ursa11.law.utah.edu
  50. "I am not in denial."
  51.