home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / arch / 10664 < prev    next >
Encoding:
Text File  |  1992-11-12  |  1.1 KB  |  29 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!dsndata!backbone!backbone!wayne
  3. From: wayne@backbone.uucp (Wayne Schlitt)
  4. Subject: Re: DEC Alpha AXP System Performance
  5. In-Reply-To: lindsay+@cs.cmu.edu's message of 12 Nov 92 03: 39:52 GMT
  6. Message-ID: <WAYNE.92Nov12143900@backbone.uucp>
  7. Sender: wayne@backbone (Wayne Schlitt)
  8. Organization: The Backbone Cabal
  9. References: <1992Nov10.153629.27510@ryn.mro4.dec.com> <BxIM38.L9F.2@cs.cmu.edu>
  10.     <15445@auspex-gw.auspex.com> <BxL3IH.KtH.2@cs.cmu.edu>
  11. Date: Thu, 12 Nov 1992 20:39:00 GMT
  12.  
  13. In article <BxL3IH.KtH.2@cs.cmu.edu> lindsay+@cs.cmu.edu (Donald Lindsay) writes:
  14. > 
  15. > What he may have meant, is that HP won't be able to use offchip
  16. > primary cache much longer. That was difficult at 66 MHz, and is
  17. > really impressive at 100 MHz. Even HP can't do it at 200 MHz, surely.
  18. > 
  19.  
  20.  
  21. yes, but at 66Mhz, and 100Mhz, the technique has been real effective.
  22. By the time they get to 200Mhz, there will be enough chip real estate
  23. to put reasonable 1st level caches on chip.  The technique should be
  24. just as effective at making the 2nd level cache faster, so I don't
  25. think HP is wasting effort in the long run either.
  26.  
  27.  
  28. -wayne
  29.