home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / arch / 10627 < prev    next >
Encoding:
Internet Message Format  |  1992-11-11  |  1.5 KB
  1. Path: sparky!uunet!charon.amdahl.com!pacbell.com!ames!agate!doc.ic.ac.uk!uknet!edcastle!dcs.ed.ac.uk!exnet!dhd
  2. From: dhd@exnet.co.uk (Damon)
  3. Newsgroups: comp.arch
  4. Subject: Re: RISC goes CISC?
  5. Message-ID: <BxKnK2.Aq0@exnet.co.uk>
  6. Date: 11 Nov 92 21:55:14 GMT
  7. References: <1992Nov6.092012.19239@rhein-main.de> <15394@auspex-gw.auspex.com> <1992Nov11.011822.20226@labtam.labtam.oz.au>
  8. Organization: ExNet Systems Ltd Public Access News, London, UK
  9. Lines: 21
  10.  
  11. In article <1992Nov11.011822.20226@labtam.labtam.oz.au> graeme@labtam.labtam.oz.au (Graeme Gill) writes:
  12. >In article <15394@auspex-gw.auspex.com>, guy@Auspex.COM (Guy Harris) writes:
  13. >> Do you, or does *anybody* else, have *any* solid evidence for the claim
  14. >> that I've heard advanced on occasion that the 586^H^H^HPentium really
  15. >> has a "native RISC mode" that can really execute "native RISC mode" code
  16. >> directly?
  17. >
  18. >    And it would be disappointing (although not un-expected) to find
  19. >Intel introducing yet another (different) RISC instruction set. They
  20. >already have the 860 and the 960, why invent another one ?
  21.  
  22. The i860 is going down the pan, but the new chip to be used by Intel
  23. SSD and which will be x86-ish will have a new instruction set.  This
  24. SSD chip is due in 1996.  I wonder if it's really the Pentium?
  25.  
  26. Damon
  27. -- 
  28. Damon Hart-Davis                          Internet: dhd@exnet.co.uk, d@hd.org
  29.  
  30. Public-access UNIX (Suns), news and mail for UK#5 per month.  FIRST MONTH FREE.
  31. [1.35] Cheap Sun eqpt.  UUCP news/mail feeds.  Tel/Fax: +44 81 755 0077.
  32.