home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / arch / 10601 < prev    next >
Encoding:
Text File  |  1992-11-10  |  948 b   |  24 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!munnari.oz.au!labtam!graeme
  3. From: graeme@labtam.labtam.oz.au (Graeme Gill)
  4. Subject: Re: RISC goes CISC?
  5. Organization: Labtam Australia Pty. Ltd., Melbourne, Australia
  6. Date: Wed, 11 Nov 1992 01:18:22 GMT
  7. Message-ID: <1992Nov11.011822.20226@labtam.labtam.oz.au>
  8. Summary: Intel RISC instruction sets
  9. References: <1992Nov6.092012.19239@rhein-main.de> <15394@auspex-gw.auspex.com>
  10. Lines: 12
  11.  
  12. In article <15394@auspex-gw.auspex.com>, guy@Auspex.COM (Guy Harris) writes:
  13. > Do you, or does *anybody* else, have *any* solid evidence for the claim
  14. > that I've heard advanced on occasion that the 586^H^H^HPentium really
  15. > has a "native RISC mode" that can really execute "native RISC mode" code
  16. > directly?
  17.  
  18.     And it would be disappointing (although not un-expected) to find
  19. Intel introducing yet another (different) RISC instruction set. They
  20. already have the 860 and the 960, why invent another one ?
  21.  
  22.     Graeme Gill
  23.  
  24.