home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / arch / 10536 < prev    next >
Encoding:
Internet Message Format  |  1992-11-08  |  2.0 KB
  1. Path: sparky!uunet!gatech!pitt.edu!cislabs.pitt.edu
  2. From: mchst12@cislabs.pitt.edu (Mark Hahn)
  3. Newsgroups: comp.arch
  4. Subject: some details on Pentium.
  5. Keywords: RISC Pentium (tm)
  6. Message-ID: <9322@blue.cis.pitt.edu.UUCP>
  7. Date: 9 Nov 92 02:11:31 GMT
  8. References: <1992Nov6.092012.19239@rhein-main.de> <1992Nov8.193946.2210@cs.mcgill.ca> <15394@auspex-gw.auspex.com>
  9. Sender: news+@pitt.edu
  10. Reply-To: mchst12@pitt.edu
  11. Lines: 27
  12.  
  13. There was some recent discussion of how Pentium works.  As it happens, Intel
  14. honcho David House was here (well, CMU, actually,) this Monday.  Along with 
  15. lots of razzle-dazzle about how good and important multimedia is going to be,
  16. he talked about Pentium.  He showed something that looked like a die photo,
  17. but some major blocks were suspiciously undetailed.  This discussion is
  18. entirely from memory.
  19.  
  20. 40% of the chip is separate but coherent I and D caches.  Another major chunk
  21. is the FPU, of course.  The ALU is 2-way superscalar, but more of a master-
  22. slave organization, which shows in its obviously asymmetrical appearance.  
  23. A relatively minor block is dedicated to 'complex' behavior.  'Complex' in 
  24. the context of x86 instructions means stuff like "rep movs{bwd}" for 
  25. block moves, and, presumably, all the baroque Multix-ish OS-support stuff.  
  26. These operations are accomplished by a special unit that composes them from
  27. 'simple' operations.  House said that in the 486 this is implemented via
  28. microcode, but hardcoded in the Pentium.  You have to remember that the x86
  29. provides no memory-memory operations except the block move mentioned above
  30. and a couple of read-modify-write thingies.  That's right: x86 is mostly
  31. load/store.  Of course, it's got variable-length instruction coding, two
  32. different layers of memory protection, and too, too few registers, so noone 
  33. is ever going to call it a RISC.
  34.  
  35. To restate: Pentium is organized like a modern RISC, but with a microscopic
  36. register set, variable-length instructions and a little 'stunt-box' on the
  37. middle-right to compose complex operations.
  38.  
  39. regards, Mark
  40.