home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #19 / NN_1992_19.iso / spool / comp / arch / 9052 < prev    next >
Encoding:
Internet Message Format  |  1992-08-25  |  1.3 KB
  1. Path: sparky!uunet!mcsun!uknet!acorn!armltd!djaggar
  2. From: djaggar@armltd.uucp (Dave Jaggar)
  3. Newsgroups: comp.arch
  4. Subject: Configurable/Switchable Endianess
  5. Message-ID: <5752@armltd.uucp>
  6. Date: 26 Aug 92 09:20:51 GMT
  7. Distribution: comp
  8. Organization: Advanced RISC Machines Ltd
  9. Lines: 22
  10.  
  11. I am interested in microprocessors that are able to execute code, or
  12. process data in either endianness, and how they achieve this.  For
  13. instance the ARM6 family of CPUs have a pin or a bit in a system
  14. register (depending on the model), which sets the endianness of the
  15. processor, by determining which byte is selected off the data bus for
  16. byte load/store operations.  The MIPS R3000 has a pin that you set at
  17. reset, but what does this do internally (affect byte ops or word ops) ?
  18. Is it the same on R6000, R4000xx ? The ATT Hobbit has switchable data
  19. endianness (how do you switch ?), does this mean that the endianess of
  20. code is fixed ? Does anyone implement a "load data of the other
  21. endianness instruction" ?
  22.  
  23. Please post or mail replies, I'll summarise. 
  24. Thanks,
  25. Dave
  26.  
  27. --------------------------------------------------------------------------
  28. Dave Jaggar                    Advanced RISC Machines Ltd
  29. djaggar@armltd.co.uk                Swaffham Bulbeck
  30. Phone: +44 223 813 000 Ext 210            Cambridge CB5 0NA
  31. Fax: +44 223 812 800                England
  32. --------------------------------------------------------------------------
  33.