home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / sci / crypt / 2982 < prev    next >
Encoding:
Internet Message Format  |  1992-08-21  |  1.3 KB

  1. From: jewett@hpl-opus.hpl.hp.com (Bob Jewett)
  2. Date: Fri, 21 Aug 1992 17:32:20 GMT
  3. Subject: Re: Cheap RSA chips? (Was: Re: shift registers??)
  4. Message-ID: <65190021@hpl-opus.hpl.hp.com>
  5. Organization: HP Labs, High Speed Electronics Dept., Palo Alto, CA
  6. Path: sparky!uunet!cs.utexas.edu!sdd.hp.com!hpscdc!hplextra!hpl-opus!jewett
  7. Newsgroups: sci.crypt
  8. References: <1992Aug20.160528.2155@nessie.mcc.ac.uk>
  9. Lines: 23
  10.  
  11. > You mean that one could implement RSA in hardware for a
  12. > reasonably low price?
  13.  
  14. One can and several have.  Below is a posting from 1986.  2-micron CMOS
  15. is a slow, cheap process now.  A later French chip ran faster, I think,
  16. but I've misplaced the reference.  Caution: some RSA encryption speeds
  17. are quoted for an exponent of 3.  Decryption will usually be slower.
  18.  
  19. Bob
  20.  
  21.     From the advance program for the Custom Integrated Circuits
  22.     Conference,  Rochester NY, May 12-15 1986, page 39:
  23.  
  24.     A Fast Asynchronous RSA Encryption Chip
  25.  
  26.     G. Orton, L.E. Peppard, S.E. Tavares, Queen's Univ., Kingston, Ontario,
  27.     Canada
  28.  
  29.     This RSA key encryption chip uses asynchronous modulo multiplication
  30.     to improve the throughput by a factor of 40 relative to a synchronous
  31.     implementation.  The chip is capable of an average throughput of
  32.     40 Kbit/sec for 512 bit encryption with a 2-micron CMOS process and a
  33.     1 square cm die area.
  34.