home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / comp / sys / zenith / 729 < prev    next >
Encoding:
Internet Message Format  |  1992-08-12  |  1.4 KB
  1. Path: sparky!uunet!bcstec!bcsaic!sundry!sdc!tecslm1
  2. From: tecslm1@sdc.boeing.com (Shamus McBride)
  3. Newsgroups: comp.sys.zenith
  4. Subject: Zenith 386/16 memory board question
  5. Message-ID: <6373@oval.BOEING.COM>
  6. Date: 11 Aug 92 21:39:27 GMT
  7. Distribution: na
  8. Organization: Boeing Computer Services (ESP), Seattle, WA
  9. Lines: 29
  10.  
  11. While running Turbo C++ my machine kept getting a memory parity error.
  12. Memory diagnostics didn't find the error. I set a trap on the NMI
  13. interrupt handler entry, then when the error occured again I checked
  14. ports F4H, F5H, F6H, and F7H for errors (technical manual 15-14). F7
  15. showed 11110111 which implies an error in Bank 3 of the 4th card (of 4
  16. 1Meg cards).
  17.  
  18. So my question is how are the banks laid out on the
  19. 386/16 memory card?
  20.  
  21.     +----------------------------------------+
  22.     | [][][][][][][][][]  [][][][][][][][][] |
  23.     |                                        |
  24.     | [][][][][][][][][]  [][][][][][][][][] |
  25.     |                                        |
  26.     |                            +----------++
  27.     +-IIIIIIIIIIIIII-IIIIIIIIIII-+
  28.  
  29. Drawn from memory. 4 banks, TL, TR, BL, BR.
  30.  
  31.  
  32. Any suggestions on how to better isolate the offending chip.
  33. I usually start swapping chips around, but it often takes
  34. 2 to 3 hours to find the bad(?) chip ;-(
  35.  
  36. --
  37. Shamus Mc Bride           | tecslm1@sdc.boeing.com      
  38. Boeing Computer Services  | tecslm1%sdc@atc.boeing.com
  39. (206) 865-5047            | uw-beaver!bcsaic!sdc!tecslm1
  40.