home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / comp / lsi / 538 < prev    next >
Encoding:
Text File  |  1992-08-17  |  2.7 KB  |  72 lines
  1. Newsgroups: comp.lsi
  2. Path: sparky!uunet!mcsun!sun4nl!dutrun!donau!einstein.et.tudelft.nl!eddy
  3. From: eddy@einstein.et.tudelft.nl (J.G.E. Olk)
  4. Subject: Information on Non-Treshold Logic (NTL)
  5. Message-ID: <1992Aug17.160504.23148@donau.et.tudelft.nl>
  6. Sender: news@donau.et.tudelft.nl (UseNet News System)
  7. Nntp-Posting-Host: einstein.et.tudelft.nl
  8. Organization: Delft University of Technology, Dept. of Electrical Engineering
  9. Date: Mon, 17 Aug 1992 16:05:04 GMT
  10. Lines: 60
  11.  
  12.  
  13. I'm looking for information on Nontreshold Logic (NTL).
  14. So far I have found the following literature discussing NTL in some
  15. way or another:
  16.  
  17. - H. Mukai, T. Sudo, H.Kindo "NTL-LSI circuit design consideration"
  18.   Rev. Elec. Commun. Lab, 21: 541-546, Sept 1973
  19.  
  20. - R. Ranfft, H.M. Rein "High-speed bipolar logic circuits with low
  21.   power consumption for LSI - a comparison"
  22.   IEEE J. Solid State Circuits, SC-17: 703-712, August 1982
  23.  
  24. - M. Suzuki, S. Horiguchi, T. Sudo "A 5K-gate bipolar masterslice LSI
  25.   with a 500 ps loaded gate delay"
  26.   IEEE J. Solid State Circuits, SC-18: 585-592, October 1983
  27.  
  28. - M. Suzuki, H. Okamoto, S. Horiguchi "Advanced 5K-gate bipolar gate
  29.   array with a 267 ps basic gate delay"
  30.   IEEE J. Solid State Circuits, SC-19: 1038-1040, December 1984
  31.  
  32. - H. Ichino, M. Suzuki, S. Konaka, E. Yamamoto "A 50-ps 7K-gate
  33.   masterslice using mixed cells consisting of an NTL gate and an LCML
  34.   macrocell"
  35.   IEEE J. Solid State Circuits, SC-22: 202-207, April 1987
  36.  
  37. - C.Y. Wu, T.S. Wu "A new physical timing model for bipolar NTL circuits"
  38.   Proc. 1988 Bipolar circuits technology meeting, 223-226, sept 1988
  39.  
  40. - J.S. Wang, C.Y. Wu, M.K. Tsai "CMOS nonthreshold logic (NTL) and
  41.   cascode nontreshold logic (CNTL) for high-speed applications"
  42.   IEEE J. Solid State Circuits, SC-24: 779-786, June 1989
  43.  
  44. - C.T. Chuang "NTL with complementary emitter-follower driver: a
  45.   high-speed low-power push-pull logic circuit"
  46.   IEEE J. Solid State Circuits, SC-26: 661-665, April 1991
  47.  
  48. - A. Bellouar, M.I. Elmasry "BiCMOS nonthreshold logic for high-speed
  49.   low-power applications"
  50.   IEEE J. Solid State Circuits, SC-26: 1165-1167, August 1991
  51.  
  52.  
  53. Still, I'm looking for more articles/books/reports discussing NTL, 
  54. especially those covering the following topics:
  55.  
  56. - principles of NTL circuit operation
  57. - comparison of NTL with other logics
  58. - physical timing models for NTL
  59. - LSI scaling aspects of NTL
  60.  
  61. So please email me if you can point me to information on NTL.
  62. I'll post a summary in a few weeks. 
  63.  
  64. Thanks,
  65. - Eddy
  66.  
  67. -- 
  68. \  Eddy Olk                          Section Computer Architecture         \
  69. /  email: eddy@duteca.et.tudelft.nl  Department of Electrical Engineering  /
  70. \  phone: +31-15-785021              Delft University of Technology        \
  71. /                                    The Netherlands                       /
  72.