home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / comp / lsi / 526 < prev    next >
Encoding:
Internet Message Format  |  1992-08-13  |  1.4 KB
  1. Path: sparky!uunet!cs.utexas.edu!sun-barr!ames!agate!krste
  2. From: krste@ICSI.Berkeley.EDU (Krste Asanovic)
  3. Newsgroups: comp.lsi
  4. Subject: Die aspect ratio.
  5. Date: 13 Aug 1992 23:34:55 GMT
  6. Organization: International Computer Science Institute, Berkeley, CA, U.S.A.
  7. Lines: 24
  8. Distribution: world
  9. Message-ID: <16erivINNfir@agate.berkeley.edu>
  10. NNTP-Posting-Host: icsib43.icsi.berkeley.edu
  11.  
  12. I've a few questions for the VLSI hackers out in industry.
  13.  
  14. Sun in particular with the Viking, the cache controller, and the
  15. SPARC90, have produced many exactly square die recently. Also, there
  16. were quite a few other chips at this year's Hot Chips that were
  17. exactly square (or at least to the nearest 0.1mm).
  18.  
  19. It seems unlikely that an irregular design such as a processor or
  20. cache controller would map naturally to a square die floorplan.  Is
  21. there some inherent yield or manufacturability advantage to having a
  22. square die?  I can think of reticle size and maybe efficient wafer
  23. tiling as two reasons.
  24.  
  25. Rectangular die give more perimeter per unit area if a design is pad
  26. limited. What's the largest sensible/known aspect ratio? (We've done
  27. one processor die with an aspect ratio of 2.3:1).
  28.  
  29. Thanks.
  30.  
  31. -- 
  32. Krste Asanovic,                 Computer Science Division, 
  33. email: krste@cs.berkeley.edu    571 Evans Hall
  34. phone: +1 (510) 643-8733        University of California at Berkeley
  35. fax:   +1 (510) 643-7684        CA 94720, USA
  36.