home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / comp / arch / 8910 < prev    next >
Encoding:
Internet Message Format  |  1992-08-14  |  1.9 KB
  1. Path: sparky!uunet!decwrl!oracle!pyramid!weitek!weaver
  2. From: weaver@jetsun.weitek.COM (Michael Gordon Weaver)
  3. Newsgroups: comp.arch
  4. Subject: Re: Die aspect ratio.
  5. Message-ID: <1992Aug14.212829.15104@jetsun.weitek.COM>
  6. Date: 14 Aug 92 21:28:29 GMT
  7. References: <16edveINN7or@agate.berkeley.edu>
  8. Organization: WEITEK Corporation, Sunnyvale CA
  9. Lines: 33
  10.  
  11. In article <16edveINN7or@agate.berkeley.edu> krste@ICSI.Berkeley.EDU (Krste Asanovic) writes:
  12. >
  13. >I've a few questions for the VLSI hackers out in industry.
  14. >
  15. >Sun in particular with the Viking, the cache controller, and the
  16. >SPARC90, have produced many exactly square die recently. Also, there
  17. >were quite a few other chips at this year's Hot Chips that were
  18. >exactly square (or at least to the nearest 0.1mm).
  19. >
  20. >It seems unlikely that an irregular design such as a processor or
  21. >cache controller would map naturally to a square die floorplan.  Is
  22. >there some inherent yield or manufacturability advantage to having a
  23. >square die?  I can think of reticle size and maybe efficient wafer
  24. >tiling as two reasons.
  25. >
  26. The chips you mentioned are full (or near-full) reticle chips. To get
  27. the maximum area they are made square. On the other hand, they are not
  28. pad limited and are packaged in industry standard packages which are
  29. square. A chip like Viking is made of a lot of sub-parts, so it has no
  30. natural shape.
  31.  
  32. >Rectangular die give more perimeter per unit area if a design is pad
  33. >limited. What's the largest sensible/known aspect ratio? (We've done
  34. >one processor die with an aspect ratio of 2.3:1).
  35. >
  36. Usually, in full custom design, minimizing the maximum distance
  37. is more important than maximizing the perimeter. Maximum distance
  38. affects things like inductance, capacitance and mechanical stress.
  39. Most of the chips I have worked on have been within 10% of being
  40. square. On the other hand, I have seen DRAMs that look about 4:1. This
  41. is to use all the area available in the cavity of a DIP package.
  42.  
  43. Michael.
  44.