home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / comp / arch / 8905 < prev    next >
Encoding:
Text File  |  1992-08-14  |  1.1 KB  |  29 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!uchdcc!pchris
  3. From: pchris@dcc.uchile.cl (Chris Perleberg)
  4. Subject: Re: Die aspect ratio.
  5. Originator: pchris@pehuen
  6. Sender: usenet@dcc.uchile.cl (Network News)
  7. Message-ID: <1992Aug14.213900.13437@dcc.uchile.cl>
  8. Date: Fri, 14 Aug 1992 21:39:00 GMT
  9. Reply-To: pchris@dcc.uchile.cl
  10. References:  <16edveINN7or@agate.berkeley.edu>
  11. Organization: Universidad de Chile, Depto. de Ciencias de la Computacion
  12. Lines: 16
  13.  
  14.  
  15. In article <16edveINN7or@agate.berkeley.edu>, krste@ICSI.Berkeley.EDU (Krste Asanovic) writes:
  16. > 
  17. > It seems unlikely that an irregular design such as a processor or
  18. > cache controller would map naturally to a square die floorplan.  Is
  19. > there some inherent yield or manufacturability advantage to having a
  20. > square die?  I can think of reticle size and maybe efficient wafer
  21. > tiling as two reasons.
  22.  
  23. I believe one reason for a square die is to try to minimize clock skew by
  24. trying to minimize the length of the longest possible delay path (a square 
  25. has shorter paths than a long rectangle with the same area).
  26.  
  27.     Chris Perleberg
  28.     pchris@dcc.uchile.cl
  29.