Liren Large Software Subsidy 15

home *** CD-ROM | disk | FTP | other *** search

/ Liren Large Software Subsidy 15 / 15.iso / s / s205 / 1.ddi / BACKUP.001 / EXAMPLES_CB_SAMPLES_LA_COMB1.SIM < prev next >

Wrap

Text File | 1991-02-27 | 6.8 KB | 435 lines

STRING ST_K0 ' /K3 /K2 /K1 /K0' ;Main States STRING ST_K1 ' /K3 /K2 /K1 K0' STRING ST_K2 ' /K3 /K2 K1 /K0' STRING ST_K3 ' /K3 /K2 K1 K0' STRING ST_K4 ' /K3 K2 /K1 /K0' STRING ST_K5 ' /K3 K2 /K1 K0' STRING ST_K6 ' /K3 K2 K1 /K0' STRING ST_K7 ' /K3 K2 K1 K0' STRING ST_K8 ' K3 /K2 /K1 /K0' STRING S_AK0 ' /AK3 /AK2 /AK1 /AK0' ;Register Load States STRING S_AK1 ' /AK3 /AK2 /AK1 AK0' STRING S_AK2 ' /AK3 /AK2 AK1 /AK0' STRING S_AK3 ' /AK3 /AK2 AK1 AK0' STRING S_AK4 ' /AK3 AK2 /AK1 /AK0' STRING S_AK5 ' /AK3 AK2 /AK1 AK0' STRING S_AK6 ' /AK3 AK2 AK1 /AK0' STRING S_AK7 ' /AK3 AK2 AK1 AK0' STRING S_AK8 ' AK3 /AK2 /AK1 /AK0' STRING S_AK9 ' AK3 /AK2 /AK1 AK0' SIMULATION ;REGISTER LOAD SEQUENCE TRACE_ON CLK1 K_CLK /POR MSW[5] MSW[4] MSW[3] MSW[15] /CLR_SR /HOLD K0 K1 K2 K3 ALL_HIT INP_HIT SETF /GO /TC /CLK1 POR CLR_SR HOLD /DONE /ALL_HIT /INP_HIT /MSW[5] /MSW[4] /MSW[3] /MSW[15] ;Test Full Load of Shift Registers via state 4 SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF /POR /CLR_SR MSW[15] SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF LOAD SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF GO INP_HIT MSW[5] ;1 check ST_K0 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;2 check ST_K1 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;3 check ST_K2 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;4 check ST_K3 SETF CLK1 /K_CLK SETF /CLK1 K_CLK check ST_K4 ;5 SETF CLK1 /K_CLK SETF /CLK1 K_CLK check ST_K3 ;6 SETF CLK1 /K_CLK SETF /CLK1 K_CLK check ST_K4 SETF /HOLD ;7 ;Test Partial Load of Shift Registers via state 8 ;A SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF /CLR_SR ;B SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;C SETF CLK1 /K_CLK SETF /CLK1 K_CLK ; SETF CLK1 /K_CLK SETF /CLK1 K_CLK ; SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF /INP_HIT ; SETF CLK1 /K_CLK SETF /CLK1 K_CLK ; SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;1 ; SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;2 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;3 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;4 TRACE_OFF ;LOAD ATTRIBUTE SEQUENCE TRACE_ON CLK1 K_CLK /POR GO MSW[5] MSW[4] MSW[3] MSW[15] AK3 AK2 AK1 AK0 /AM_G_CS /AM_G_WE /AM_G_OE /AM_G_ADDR_CK SETF POR /GO /MSW[5] /MSW[4] /MSW[3] /MSW[15] SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF MSW[15] SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF /POR ;1 SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF MSW[5] /MSW[4] MSW[3] ;2 SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF GO ;3 SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF /MSW[15] ;4 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;5 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;6 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;7 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;8 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;9 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;10 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;11 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;12 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;13 SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;1 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;2 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;3 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;4 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;5 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;6 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;7 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;8 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;9 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;12 TRACE_OFF ;TRIGGER SEQUENCE TRACE_ON CLK1 K_CLK /POR MSW[5] MSW[4] MSW[3] MSW[15] REQ RPL DONE K3 K2 K1 K0 K_C0_0 K_C0_1 K_C1 /PM_G_CS /PM_G_WE /PM_G_OE /PM_G_ADDR_CK /AM_G_CS /AM_G_WE /AM_G_OE /AM_G_ADDR_CK SETF POR /K_CLK /CLK1 SETF /MSW[5] /MSW[4] /MSW[3] /MSW[15] SETF /TC /DONE SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF MSW[15] SETF /ALL_HIT GO SETF CLK1 /K_CLK SETF /CLK1 K_CLK CHECK /REQ ST_K0 SETF /POR ;1 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;2 SETF CLK1 /K_CLK SETF /CLK1 K_CLK CHECK REQ ST_K1 ;3 SETF CLK1 /K_CLK SETF /CLK1 K_CLK CHECK REQ ST_K1 ;4 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;5 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;6 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;7 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;8 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;9 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;10 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;11 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;12 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;13 SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF /ALL_HIT SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF ALL_HIT SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;1 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;2 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;3 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;4 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;5 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;6 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;7 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;8 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;9 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;10 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;11 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;12 ;1 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;2 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;3 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;4 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;5 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;6 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;7 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;8 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;9 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;10 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;11 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;12 ;1 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;2 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;3 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;4 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;5 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;6 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;7 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;8 SETF CLK1 /K_CLK SETF /CLK1 K_CLK setf tc ;9 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;10 SETF CLK1 /K_CLK SETF /CLK1 K_CLK SETF /MSW[15] check ST_K1 ;11 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;12 ;1 SETF CLK1 /K_CLK SETF /CLK1 K_CLK check ST_K2 ;2 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;3 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;4 SETF CLK1 /K_CLK SETF /CLK1 K_CLK check ST_K3 ;5 SETF CLK1 /K_CLK SETF /CLK1 K_CLK check ST_K4 ;6 SETF CLK1 /K_CLK SETF /CLK1 K_CLK check ST_K5 ;7 SETF CLK1 /K_CLK SETF /CLK1 K_CLK check ST_K0 ;8 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;9 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;10 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;11 SETF CLK1 /K_CLK SETF /CLK1 K_CLK ;12 TRACE_OFF