home *** CD-ROM | disk | FTP | other *** search
/ Liren Large Software Subsidy 15 / 15.iso / s / s205 / 1.ddi / BACKUP.001 / EXAMPLES_CB_SAMPLES_LA_C0.PDS < prev    next >
Encoding:
PALASM Design Description  |  1991-02-27  |  4.4 KB  |  144 lines
  1. ;PALASM Design Description
  2.  
  3. ;---------------------------------- Declaration Segment ------------
  4. TITLE    test control file
  5. PATTERN  
  6. REVISION 
  7. AUTHOR   john davis
  8. COMPANY  
  9. DATE     12/06/90
  10.  
  11. CHIP  _la_c0  MACH110
  12.  
  13. ;---------------------------------- PIN Declarations ---------------
  14. PIN  ?  /POR    COMBINATORIAL            ; Power On Reset
  15. NODE 1 POR_INIT
  16. PIN  35 CLK1                            ; Default Clock on pin 35
  17. PIN  ?  K_CLK COMBINATORIAL             ; 
  18.  
  19. PIN ?  K0 REGISTERED                     ; 
  20. PIN ?  K1 REGISTERED                     ; 
  21. PIN ?  K2 REGISTERED                     ; 
  22. PIN ?  K3 REGISTERED                     ; 
  23.  
  24. PIN  ?  MSW[1] REGISTERED                 ; 
  25. PIN  ?  MSW[2] REGISTERED                 ; 
  26. PIN  ?  MSW[3] REGISTERED                 ; 
  27. PIN  ?  MSW[4] REGISTERED                 ; 
  28. PIN  ?  MSW[5] REGISTERED                 ; 
  29. PIN  ?  MSW[6] REGISTERED                 ; 
  30. PIN  ?  MSW[7] REGISTERED                 ; 
  31. PIN  ?  MSW[8] REGISTERED                 ; 
  32. PIN  ?  MSW[9] REGISTERED                 ; 
  33. PIN  ?  MSW[10] REGISTERED                ; 
  34. PIN  ?  MSW[11] REGISTERED                ; 
  35. PIN  ?  MSW[13] REGISTERED                ; 
  36. PIN  ?  MSW[14] REGISTERED                ; 
  37. PIN  ?  MSW[15] REGISTERED                ; 
  38. PIN  ?  REQ        REGISTERED                ; 
  39. PIN  ?  RPL        REGISTERED                ; 
  40. PIN  ?  GO     COMBINATORIAL             ; 
  41. PIN  ?  DONE COMBINATORIAL           ; 
  42. PIN  ?  HIT COMBINATORIAL             ; 
  43. NODE ?  K_C0_0 REGISTERED                 ; 
  44. NODE ?  K_C0_1 REGISTERED                 ; 
  45. PIN  ?  /AM_G_CS    COMBINATORIAL              ; global chip select
  46. PIN  ?  /AM_G_OE    COMBINATORIAL              ; global output select
  47. PIN  ?  /AM_G_WE       COMBINATORIAL              ; global write enable
  48. PIN  ?   AM_G_ADDR_CK  COMBINATORIAL          ; Address Clock 
  49. PIN  ?  /PM_G_CS    COMBINATORIAL              ; global chip select
  50. PIN  ?  /PM_G_OE    COMBINATORIAL              ; global output select
  51. PIN  ?  /PM_G_WE       COMBINATORIAL              ; global write enable
  52. PIN  ?   PM_G_ADDR_CK  COMBINATORIAL          ; Address Clock 
  53.  
  54. ;************ BURIED REGISTERS ********************
  55.  
  56. ;       
  57. ;STRING DECLARATIONS.
  58. STRING GL '(MSW[0])'
  59. STRING DL '(MSW[1])'
  60. STRING BF '(MSW[2])'
  61. STRING TR0 'MSW[3]'
  62. STRING TR1 'MSW[4]'
  63. STRING TR2 'MSW[5]'
  64. STRING ST '(MSW[6])'
  65. STRING XCK '(MSW[7])'
  66. STRING TG '(MSW[8])'
  67. STRING SM '(MSW[9])'
  68. STRING XS '(MSW[10])'                ;External Sync Input
  69. STRING CS '(MSW[11])'
  70. STRING EQ '(MSW[12])'
  71. STRING TA '(MSW[13)'
  72. STRING TD '(MSW[14])'
  73. STRING RUN '(MSW[15])'
  74.  
  75. STRING S_K0  '/POR*RUN*/K3*/K2*/K1*/K0'        ;Main Control State Bits
  76. STRING S_K1  '/POR*RUN*/K3*/K2*/K1* K0'
  77. STRING S_K2  '/POR*RUN*/K3*/K2* K1*/K0'
  78. STRING S_K3  '/POR*RUN*/K3*/K2* K1* K0'
  79. STRING S_K4  '/POR*RUN*/K3* K2*/K1*/K0'
  80. STRING S_K5  '/POR*RUN*/K3* K2*/K1* K0'
  81. STRING S_K6  '/POR*RUN*/K3* K2* K1*/K0'
  82. STRING S_K7  '/POR*RUN*/K3* K2* K1* K0'
  83. STRING S_K8  '/POR*RUN* K3*/K2*/K1*/K0'
  84.  
  85. STRING S_K_C4  ' K_C4'
  86.  
  87. STRING S_TDD    '/TR2*/TR1*/TR0'        ;Operational Mode Bits
  88. STRING S_TTD    '/TR2*/TR1* TR0'
  89. STRING S_TAD    '/TR2* TR1*/TR0'
  90. STRING S_TBD     '/TR2* TR1* TR0'
  91. STRING S_LD_RG     ' TR2*/TR1*/TR0'
  92. STRING S_LD_AT     ' TR2*/TR1* TR0'
  93. STRING S_LSA     '(S_TDD+S_TTD+S_TAD+S_TBD)'
  94. STRING S_SET     '(S_LD_RG+S_LD_AT)'
  95. ;------------------- Boolean Equation Segment ------
  96. EQUATIONS
  97.  
  98. ;------------ Initialization 
  99. POR_INIT.RSTF=POR
  100. ;------------ Operation
  101.  
  102. STATE
  103.  
  104.  
  105. MEALY_MACHINE            ;Main  Trace Control State Machine
  106.  
  107. ; Machine C0
  108. M_C0_0  = /K_C0_1*/K_C0_0    ;C0 Control State Definition
  109. M_C0_1  = /K_C0_1* K_C0_0
  110. M_C0_2  =  K_C0_1*/K_C0_0
  111. M_C0_3  =  K_C0_1* K_C0_0
  112.  
  113. M_C0_0 := TR_RD -> M_C0_1
  114.         +-> M_C0_0;
  115.  
  116. M_C0_1 := TR_RD -> M_C0_2
  117.         +-> M_C0_0;
  118.  
  119. M_C0_2 := NULL_TR -> M_C0_3
  120.         + SOME_TR -> M_C0_1
  121.         +-> M_C0_0;
  122.  
  123. M_C0_3 := NULL_TR -> M_C0_0
  124.         +-> M_C0_0;
  125.  
  126. M_C0_0.OUTF = /AM_G_CS*/AM_G_OE*/AM_G_WE*/AM_G_ADDR_CK
  127.              */PM_G_CS*/PM_G_OE*/PM_G_WE*/PM_G_ADDR_CK
  128. M_C0_1.OUTF =  AM_G_CS* AM_G_OE* AM_G_WE* AM_G_ADDR_CK
  129.              * PM_G_CS* PM_G_OE* PM_G_WE* PM_G_ADDR_CK
  130. M_C0_2.OUTF =  AM_G_CS* AM_G_OE* AM_G_WE*/AM_G_ADDR_CK
  131.              * PM_G_CS* PM_G_OE* PM_G_WE*/PM_G_ADDR_CK
  132. M_C0_3.OUTF = /AM_G_CS*/AM_G_OE*/AM_G_WE*/AM_G_ADDR_CK
  133.              */PM_G_CS*/PM_G_OE*/PM_G_WE*/PM_G_ADDR_CK
  134.  
  135. ;---------------------------- CONDITIONs Sub Segment ------------
  136. CONDITIONS
  137.  
  138. NULL_TR = /POR*/HIT*S_LSA
  139. SOME_TR = /POR* HIT*S_LSA
  140. TR_RD =   /POR*RUN*S_LSA*(S_TDD* S_K2+ S_TBD* S_K5)
  141. ;----------------------------------- Simulation Segment ------------
  142.  
  143.  
  144.