home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #3 / NN_1993_3.iso / spool / comp / lang / vhdl / 701 < prev    next >
Encoding:
Internet Message Format  |  1993-01-28  |  1.4 KB
  1. Path: sparky!uunet!ukma!bogus.sura.net!howland.reston.ans.net!usc!elroy.jpl.nasa.gov!nntp-server.caltech.edu!dank
  2. From: dank@cco.caltech.edu (Daniel R. Kegel)
  3. Newsgroups: comp.lang.vhdl,caltech.compsci.cartel
  4. Subject: Writing a tool to convert digital circuit netlists to VHDL
  5. Date: 29 Jan 1993 02:54:41 GMT
  6. Organization: California Institute of Technology, Pasadena
  7. Lines: 20
  8. Message-ID: <1ka69hINNrh8@gap.caltech.edu>
  9. NNTP-Posting-Host: punisher.caltech.edu
  10.  
  11. I'm starting to design a netlist converter in C++ which will 
  12. read in a Futurenet netlist and produce a structural VHDL netlist.
  13. (VHDL is the up-and-coming hardware description language for digital
  14. electronics design & simulation, if you hadn't heard the acronym before.
  15. Futurenet is an el cheapo schematic capture package.)
  16.  
  17. I want to handle not just simple signals, but also arrays and records
  18. (at least as far as the Futurenet format supports them).
  19. I'm trying to decouple the netlist reading from the netlist writing
  20. by representing the netlist in memory.  This ought to make it easy to 
  21. add new input or output languages, such as EDIF, without having to 
  22. rewrite the whole thing.
  23.  
  24. Right now, I'm still designing the classes that will make up the
  25. internal representation.  The task reminds me of compiler design at the
  26. moment.
  27.  
  28. If anyone is interested in working with me on this, or just kibitzing, please 
  29. write me at dank@blacks.jpl.nasa.gov.  
  30. - Dan Kegel
  31.