home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #3 / NN_1993_3.iso / spool / comp / arch / 12424 < prev    next >
Encoding:
Text File  |  1993-01-28  |  1.4 KB  |  39 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!ferkel.ucsb.edu!taco!gatech!udel!bogus.sura.net!howland.reston.ans.net!spool.mu.edu!caen!umeecs!blueridge.eecs.umich.edu!ashish
  3. From: ashish@blueridge.eecs.umich.edu (Ashish Mehra)
  4. Subject: Need references on architecural comparison
  5. Message-ID: <1993Jan26.234628.23217@zip.eecs.umich.edu>
  6. Sender: news@zip.eecs.umich.edu (Mr. News)
  7. Organization: University of Michigan EECS Dept., Ann Arbor, MI
  8. Date: Tue, 26 Jan 1993 23:46:28 GMT
  9. Lines: 28
  10.  
  11.  
  12. I would appreciate if the knowledgable amongst you
  13. can give me some pointers to articles on architectural
  14. comparisons focusing on context switching overhead and
  15. interrupt response time. Relevant processor architectures
  16. are the R2000/3000, SPARC, 68030/40 and 486. Also,
  17. is there any study done that compared the _relative_
  18. performance gains of a synchronization instruction
  19. like test-and-set over pure software mechanisms?
  20.  
  21. On a related note, the (context switching) numbers 
  22. reported in the literature are directly related to 
  23. the performance of the memory subsystem. Most comparisons 
  24. report the absolute numbers without commenting on the 
  25. speed/bandwidth of the memory subsytem on which the 
  26. measurements were made. Am I missing something here? 
  27. Shouldn't such factors be normalized out? 
  28.  
  29. I would appreciate if all responses are sent to
  30. ashish@eecs.umich.edu . If there is sufficient 
  31. interest, I will post a summary on this newsgroup.
  32.  
  33. Thanks,
  34.  
  35. Ashish Mehra
  36. ashish@eecs.umich.edu
  37.  
  38.  
  39.