home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #1 / NN_1993_1.iso / spool / comp / sys / intel / 3009 < prev    next >
Encoding:
Text File  |  1993-01-12  |  1.2 KB  |  29 lines
  1. Newsgroups: comp.sys.intel
  2. Path: sparky!uunet!hobbes!md
  3. From: md@sco.COM (Michael Davidson)
  4. Subject: Re: Parity on iAPX x86 chips
  5. Organization: The Santa Cruz Operation, Inc.
  6. Date: Tue, 12 Jan 1993 19:58:05 GMT
  7. Message-ID: <1993Jan12.195805.19499@sco.com>
  8. References: <C0r3oq.4Hu@cs.mcgill.ca>
  9. Sender: news@sco.com (News admin)
  10. Lines: 17
  11.  
  12.  
  13. storm@cs.mcgill.ca (Marc WANDSCHNEIDER) writes:
  14.  
  15. >I've noticed that most of the x86 chips I have programmed have a Parity
  16. >bit.  I was just wondering if they actually compute this every time an
  17. >operation is done, or if they just get this from memory (ie, is the parity
  18. >bit valid after EVERY operation, or just loads from memory...?)
  19.  
  20. The parity flag indicates the parity of the low 8 bits of the result
  21. of the last arithmetic or logical operation - it has nothing to do with
  22. memory parity and since move instructions do not affect the contents of the
  23. flags register a load from or a store to memory will not change the flag.
  24. However most arithmetic and logical instruction on the X86 will cause it
  25. to be updated - the only exceptions seem to be AAA, AAS, MUL, IMUL and the
  26. bit scan and bit test and set/clear/complement instructions after any of
  27. which the parity flag is undefined.
  28.  
  29.