home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #1 / NN_1993_1.iso / spool / comp / sys / intel / 2993 < prev    next >
Encoding:
Internet Message Format  |  1993-01-11  |  5.0 KB
  1. Path: sparky!uunet!gatech!udel!wupost!cs.utexas.edu!qt.cs.utexas.edu!yale.edu!ira.uka.de!uka!uka!news
  2. From: S_JUFFA@IRAV1.ira.uka.de (|S| Norbert Juffa)
  3. Newsgroups: comp.sys.intel
  4. Subject: Re: Setting of flags by "Shr" on different processors.
  5. Date: 11 Jan 1993 13:06:40 GMT
  6. Organization: University of Karlsruhe, FRG
  7. Lines: 152
  8. Distribution: world
  9. Message-ID: <1irrd0INNdv0@iraul1.ira.uka.de>
  10. References: <1993Jan7.154426.3421@odin.diku.dk> <1993Jan8.143630.14931@bilver.uucp>
  11. NNTP-Posting-Host: irav1.ira.uka.de
  12. X-News-Reader: VMS NEWS 1.25
  13. In-Reply-To: wbeebe@bilver.uucp's message of Fri, 8 Jan 1993 14:36:30 GMT
  14.  
  15. In <1993Jan8.143630.14931@bilver.uucp> wbeebe@bilver.uucp writes:
  16.  
  17. > In article <1993Jan7.154426.3421@odin.diku.dk> terra@diku.dk (Morten Welinder) writes:
  18. > 
  19. > >    Mov    Ax,0
  20. > >    Mov    Cl,0
  21. > >    Cmp    Ax,-1        ; Clear zero flag
  22. > >    Shr    Ax,Cl        ; Result is zero.
  23. > 
  24. > If I'm not mistaken, shift instructions with CL=0 will not execute, but
  25. > will be handled as NOPs. I'm not sure what you complaining about.
  26. > 
  27. > -- 
  28. > William H. Beebe, Jr. - wbeebe@bilver.UUCP
  29. >                  UUCP - {ucf-cs,peora,uunet}!tarpit!bilver!wbeebe
  30. >                       - bilver Public Access Unix, Orlando FL
  31. >                       - (407)644-8327  2400/9600  24 hours  8N1
  32.  
  33.  
  34. There has been a discussion here recently about the operation of the shift
  35. instructions on Intel's 80x86 processors in the case that the shift count
  36. is zero. The descriptions of the shift instructions in Intel's programmer's
  37. manuals seem to be incomplete with respect to this problem. Only the 286
  38. programmer's manual mentions that the flags are unaffected by the shift
  39. instructions if the shift count is zero. Note that, starting with the Intel
  40. 80186, shift counts are masked off to the range 0..31. If the count is zero
  41. after the masking operation, the shift instructions will not affect the flags
  42. either. I tested the shift instructions on the 8086 and the 80386 and found
  43. that indeed the flags are unaffected if the shift count is zero. Obviously,
  44. shift instructions with a shift count of zero are executed as NOPs on all
  45. 80x86 CPUs. This includes the shift double instructions SHLD and SHRD, for
  46. which the 386 and 486 programmer's manuals explicitly state that a shift
  47. count of zero transforms the instructions into NOPs.
  48.  
  49. Norbert Juffa   (s_juffa@iravcl.ira.uka.de)
  50.  
  51.  
  52. The relevant parts of the description of the shift instructions from Intel's
  53. manuals follow:
  54.  
  55.  
  56. Description of shift instructions in Intel 386 and 486 programmer's manuals
  57. ---------------------------------------------------------------------------
  58.  
  59. Operation
  60.  
  61. (* COUNT is the second parameter *)
  62. (temp) <- COUNT;
  63. WHILE (temp <> 0)
  64. DO
  65.   IF instruction is SAL or SHL
  66.   THEN CF <- high-order bit of r/m;
  67.   FI;
  68.   IF instruction is SAR or SHR
  69.   THEN CF <- low-order bit of r/m;
  70.   FI;
  71.   IF instruction = SAL or SHL
  72.   THEN r/m <- r/m*2;
  73.   FI;
  74.   IF instruction = SAR
  75.   THEN r/m <- r/m /2 (*Signed divide, rounding toward negative infinity*);
  76.   FI;
  77.   IF instruction = SHR
  78.   THEN r/m <- r/m /2; (*Unsigned divide*);
  79.   FI;
  80.   temp <- temp - 1;
  81. OD;
  82. (* Determine overflow for the various instructions *)
  83. IF COUNT = 1
  84. THEN
  85.   IF instruction is SAL or SHL
  86.   THEN OF <- high-order bit of r/m <> (CF);
  87.   FI;
  88.   IF instruction is SAR
  89.   THEN OF <- 0;
  90.   FI;
  91.   IF instruction is SHR
  92.   THEN OF <- high-order bit of operand;
  93.   FI;
  94. ELSE OF <- undefined;
  95. FI;
  96.  
  97.  
  98. Description
  99.  
  100. [...]
  101.  
  102.  
  103. Flags Affected
  104.  
  105. The OF flag is affected for single shifts; the OF flag is undefined for
  106. multiple shifts; the CF, ZF, PF, and SF flags are set according to the result.
  107.  
  108.  
  109.  
  110. Description of shift instructions in Intel 286 programmer's manual
  111. ------------------------------------------------------------------
  112.  
  113. Flags modified
  114.  
  115. Overflow (only for single-shift form), carry, zero, parity, sign
  116.  
  117.  
  118. Flags undefined
  119.  
  120. Auxiliary carry; also overflow for multibit shifts (only).
  121.  
  122.  
  123. Operation
  124.  
  125. [...]
  126. The overflow flag is set only if the single-shift forms of the instructions are
  127. used. For left shifts, it is set to 0 if the high bit of the answer is the same
  128. as the result carry flag (i.e., the top two bits of the original operand were
  129. the same); it is set to 1 if they are different. For SAR it is set to 0 for all
  130. single shifts. For SHR, it is set to the high-order bit of the original operand.
  131. Neither flag bit is modified when the count value is zero.
  132.  
  133.  
  134.  
  135. Description of shift left instruction in Intel 8086 programmer's manual
  136. -----------------------------------------------------------------------
  137.  
  138. Operation
  139.  
  140. (temp) <- COUNT
  141. do while (temp) != 0
  142.   (CF) <- high-order bit of (EA)
  143.   (EA) <- (EA) * 2
  144.   (temp) <- (temp) - 1
  145. if COUNT = 1 then
  146.   if high-order bit of (EA) != (CE)
  147.      then (OF) <- 1
  148.   else (OF) <- 0
  149. else (OF) undefined
  150.  
  151.  
  152. Flags affected
  153.  
  154. CF, OF, PF, SF, ZF
  155. AF undefined
  156.  
  157.  
  158. Description
  159.  
  160. SHL/SAL destination,count
  161.  
  162. SHL and SAL (Shift Logical Left and Shift Arithmetic Left) perform the same
  163. operation and are physically the same instruction. The destination byte or
  164. word is shifted left by the number of bits specified in the count operand.
  165. Zeros are shifted in on the right. If the sign bit retains its original value,
  166. then OF is cleared.
  167.