home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #1 / NN_1993_1.iso / spool / comp / sys / ibm / pc / hardware / 35365 < prev    next >
Encoding:
Internet Message Format  |  1993-01-10  |  6.9 KB
  1. Path: sparky!uunet!gatech!paladin.american.edu!howland.reston.ans.net!spool.mu.edu!uwm.edu!ogicse!news.u.washington.edu!gibdo!bobk
  2. From: bobk@gibdo.engr.washington.edu (Bob)
  3. Newsgroups: comp.sys.ibm.pc.hardware
  4. Subject: Re: comp.sys.ibm.pc.hardware (VL-BUS SPECS)
  5. Message-ID: <1993Jan11.031533.5617@gibdo.engr.washington.edu>
  6. Date: 11 Jan 93 03:24:27 GMT
  7. Article-I.D.: gibdo.1993Jan11.031533.5617
  8. Organization: University of Washington
  9. Lines: 148
  10. NNTP-Posting-Host: gibdo.engr.washington.edu
  11.  
  12. thia@sce.carleton.ca (Yong Thia) writes:
  13. | Hi! Could anyone please explain how does a local bus work?
  14. | e.g. How is a local bus device connected to a motherboard.
  15. | What is the speed of the local bus? What is the data width.
  16. | ANy pointers or reference books will be greatly appreciated.
  17.  
  18.   This was posted to this group a few months ago:
  19.  
  20. Date: Wed, 07 Oct 1992 15:39:00 GMT
  21.  
  22. Please contact VESA at 408-435-0333 to get the complete VL-BUS 1.0 Standard.
  23. VL-Bus is a registered trademark of VESA.
  24.  
  25.           Summary of the VESA Local BUS Specification
  26.  
  27. Number of VL-Bus Slots
  28.     
  29.     The VL-Bus design is capable of operating zero to three VL-Bus slots.
  30. A slotless VL-Bus device would physically reside directly on the motherboard.
  31. Regardless of the number of slots, the maximum number of devices supported is
  32. three. Loading requirements allow some VL-Bus implementations to connect to the
  33. CPU bus without buffering address, data, and control signals. Optionally, the
  34. VL-Bus may buffer address, data, and control signals to meet the loading 
  35. requirements of full three-slot implementations.
  36.  
  37. Maximum Number of VL-Bus Masters.
  38.  
  39.     A maximum of three bus masters are supported on the VL-Bus. The
  40. maximum number of bus masters on the system I/O bus is specified by that
  41. system I/O bus.
  42.  
  43. VL-Bus Connector Type and Location
  44.  
  45. The VL-Bus connector type is a standard 16-bit Micro Channel type connector.
  46. The VL-Bus connector is located inline with a system I/O bus connector. This
  47. layout allows full use of all system I/O bus slots if the VL-Bus board is not
  48. occupying a slot. This arrangement also allows the VL-Bus add-in board access
  49. to all system I/O features. A board may, for example, have a VL-Bus based 
  50. video controller and a system I/O bus based parallel port on the same board.
  51. Or if the VL-Bus board wants access to a feature such as the System I/O bus
  52. REFRESH signal, it is free to use that feature on the system I/O bus. Use
  53. any signals on the in-line system I/O bus connector is optional, as the 
  54. VL-Bus connector has all the signals needed to fully support a VL-Bus device.
  55.  
  56. Host CPU
  57.  
  58. Design is optimized for single host CPU systems. The VL-Bus supports 386SX,
  59. 386DX, and 486-type host CPUs. Other types of host CPUs can be used if that
  60. CPU's native control signals are converted into one of the supported CPU types.
  61. Multiple-host systems should appear as single host systems to the VL-Bus 
  62. controller.
  63.  
  64. Types of VL-Bus Devices
  65.  
  66. The VL-Bus' main objective is to support high speed video controllers. Other 
  67. peripherals, such as hard disk controllers, LAN adapters, etc. can benefit
  68. from the high-speed interface may also use the VL-Bus.
  69.  
  70. Interface Speeds
  71.  
  72. The VL-Bus operates up to 66MHz. Electrical characteristics of the Physical
  73. VL-Bus connector limit the speed of a VL-Bus device operating across the 
  74. connector (i.e, an add in board) to 40 MHz. The VL-Bus clock operates at
  75. the same frequency and phase with the CPU clock. CPU's using double speed
  76. clocks (386-type CPUs for example), must divide down the CPU clock before
  77. driving the VL-Bus clock. Systems that dynamically swithc CPU speeds 
  78. (such as portables) are supported. The system may also stop the CPU
  79. clock entirely, provided that no DMA activity occurs during the time the
  80. CPU clock is stopped.
  81.  
  82. Wait States
  83.  
  84. Assuming the maximum 20 ns address decode time, interface timing allows for
  85. zero-wait-state write and one-wait-state read transfers up to 33 MHz. 
  86. One-wait-state read and write transfers are supported from 40 MHz to 66 MHz.
  87. The VL-Bus target may add additional wait states beyond these minimums by 
  88. simply delaying the assertion of the end-of-cycle signal.
  89.  
  90. Interface Speed Dependancy
  91.  
  92. Interface Protocol depends on CPU speed, but the protocol selection and 
  93. switching is invisible to all add-in boards, all software, and end users.
  94. The BIOS may optionally have knowledge of the presence of the VL-Bus and
  95. manipulate registers accordingly, but the VL-Bus always remains totally
  96. transparent to all application software.
  97.  
  98. Future Compatibility
  99.  
  100. If an older technology VL-Bus video board is placed in a newer technology
  101. VL-Bus backplane, the computer will continue to operate. A newer technology
  102. VL-Bus board should operate in an older VL-Bus backplane transparently.
  103.  
  104. Future Write-Back Cache support
  105.  
  106. Provisions have been made to allow future support of advanced write-back cache
  107. systems. A future revision of the VL-Bus specification will contain a full 
  108. description of the protocol needed for VL-Bus targets and VL-Bus masters
  109. to work with the host CPU containing a write-back cache. Boards designed
  110. to the current revision of the VL-Bus will work properly in the systems
  111. designed for the future revision.
  112.  
  113. 16-Bit Support
  114.  
  115. Optimum data bus width is 32 bits. VL-Bus target bus sizing to 16 bits is 
  116. supported. A 16-Bit CPU, such as the 386SX, is also supported. 16-bit 
  117. peripherals are responsible for steering data to the CPU on the proper
  118. style byte lanes when using 16-bit feature on the VL-Bus.
  119.  
  120. 64-Bit expansion
  121.  
  122. The VL-Bus allows for a future expansion to 64-bit bus. The current versions
  123. reserves the physical space necessary to allow such expansion. A 64-bit VL-Bus
  124. board will operate in a 32-bit VL-Bus slot as a 32-bit device. A 32-bit VL-Bus
  125. board will operate in a future 64-bit slot as a 32-bit device.
  126.  
  127. Identifying VL-Bus Cycles
  128.  
  129. A VL-Bus slave must always identify its own cycles. If an intelligent VL-Bus
  130. controller knows (possibly via a BIOS setup routine) that cycle will be 
  131. claimed by a VL-Bus target, it may identify the cycle as claimed by the VL-Bus
  132. device before actually receiving the signal from that device.
  133.  
  134. DMA
  135.  
  136. Any VL-Bus target may be a DMA target to the motherboard DMA or system
  137. I/O bus master. DMA slaves are not supported on the VL-Bus. For a VL-Bus 
  138. device to initiate a DMA transfer, it must contain full bus master 
  139. capibilities.
  140.  
  141. BUS Masters
  142.  
  143. Bus mastering on both the VL-Bus or system I/O bus are fully supported. An
  144. active bus master and the target can both sit on the VL-Bus and transfer
  145. to each other.
  146.  
  147. Software Compatibility
  148.  
  149. The VL-Bus is totally transparent to any BIOS or application software. 
  150. Configuration of the interface is controlled entirely by hardware. 
  151. Configuration of the VL-Bus device itself is accomplished in the
  152. same manner as if that device were a system I/O device.
  153.  
  154. Please contact VESA if you have any questions about their specification
  155. for the VESA Local Bus. VESA can be contacted by calling 408-435-0333
  156. voice, and 408-435-8225 fax. 
  157.   ==
  158.  
  159.   Bob                                      Seattle, Washington
  160.