home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #31 / NN_1992_31.iso / spool / comp / arch / 12050 < prev    next >
Encoding:
Text File  |  1993-01-03  |  2.4 KB  |  59 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!wupost!spool.mu.edu!enterpoop.mit.edu!bloom-picayune.mit.edu!athena.mit.edu!solman
  3. From: solman@athena.mit.edu (Jason W Solinsky)
  4. Subject: Re: uniprocessor design ceiling
  5. Message-ID: <1993Jan3.215458.7960@athena.mit.edu>
  6. Sender: news@athena.mit.edu (News system)
  7. Nntp-Posting-Host: m4-035-8.mit.edu
  8. Organization: Massachusetts Institute of Technology
  9. References: <2340@sousa.tay.dec.com> <1ho4g1INNgac@nigel.msen.com>
  10. Date: Sun, 3 Jan 1993 21:54:58 GMT
  11. Lines: 46
  12.  
  13. In article <1ho4g1INNgac@nigel.msen.com>, paulh@msen.com (Paul Haas) writes:
  14. |> Bob Supnik (supnik@human.enet.dec.com) wrote:
  15. |> 
  16. |> : The ingenuity of processor designers (and semiconductor technologists) being
  17. |> : far from exhausted, I believe this performance growth can continue for the
  18. |> : rest of this decade.  There are some limiting factors:
  19. |> 
  20. |> : - Process technology evolution appears to be slowing somewhat, due to
  21. |> :   lengthening development time (and cost) for new generations of semiconductor
  22. |> :   processing equipment.
  23. |> 
  24. |> Is this a long term trend?
  25.  
  26. [begin sepculation]
  27.  
  28. I doubt it. In the past the slowing down of process technology evolution has
  29. lead to process technology revolution. As the rate of improvement in
  30. lithography slows down, people will just start looking towards new
  31. technologies and begin building into the third dimension. There are certainly
  32. many technologies out there which are just waiting for somebody to do the
  33. research to make them more affordable.
  34.  
  35. Additionally, now that voltage is scalling with device size, total CMOS
  36. performance (speed/area) is inversely proportional to the third power of
  37. lithography line size, not the fourth power as used to be the case. That
  38. means that the threshold at which it becomes more profitable to spend money
  39. on 3D devices than on smaller lithography has become considerably smaller.
  40. If cheap sub-micron fabrication is as difficult as people have been saying,
  41. process people will just head upwards.
  42.  
  43. [end speculation :-) ]
  44.  
  45. I have a question along those lines. If (as I have been led to believe) there
  46. exists a linewidth which is large enough for yield to be effectively 100%,
  47. why hasn't anybody attempted to build a very tall, large line width chip?
  48.  
  49. Is the problem a difficulty in creating monocrystaline Si above the substrate?
  50.  
  51. Are problems with planarization cumulative such that working with too many
  52. levels becomes impossible?
  53.  
  54. Or is there another reason?
  55.  
  56. Thanks.
  57.  
  58. Jason W. Solinsky
  59.