home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #31 / NN_1992_31.iso / spool / comp / arch / 11903 < prev    next >
Encoding:
Internet Message Format  |  1992-12-23  |  1.7 KB
  1. Xref: sparky comp.arch:11903 comp.arch.storage:884
  2. Path: sparky!uunet!crdgw1!rdsunx.crd.ge.com!ariel!davidsen
  3. From: davidsen@ariel.crd.GE.COM (william E Davidsen)
  4. Newsgroups: comp.arch,comp.arch.storage
  5. Subject: Re: ?Concurrent DMA possible on smarter PC buses (EISA/MCA/Localbus)
  6. Keywords: EISA,MCA,Localbus,VESA,PC,IBM,smartIO
  7. Message-ID: <1992Dec23.192154.17137@crd.ge.com>
  8. Date: 23 Dec 92 19:21:54 GMT
  9. References: <1gntdfINNu7@cbl.umd.edu> <1992Dec16.211712.13142@twisto.eng.hou.compaq.com> <1992Dec17.153141.3926@urbana.mcd.mot.com> <1992Dec17.191131.17701@twisto.eng.hou.compaq.com> <1gul5nINN7ln@cbl.umd.edu>
  10. Sender: usenet@crd.ge.com (Required for NNTP)
  11. Reply-To: davidsen@crd.ge.com (bill davidsen)
  12. Organization: GE Corporate R&D Center, Schenectady NY
  13. Lines: 19
  14. Nntp-Posting-Host: ariel.crd.ge.com
  15.  
  16. In article <1gul5nINN7ln@cbl.umd.edu>, mike@cbl.umd.edu (Michael Santangelo) writes:
  17.  
  18. | So this theoretical EISA SCSI controller and this theoretical EISA FDDI
  19. | controller could both be doing DMA writes to main memory (interleaving their
  20. | accesses I assume)?  Since PC's do not have multiport memory, I assume
  21. | the EISA subsystem would itself (on behalf of BOTH of these controllers) have
  22. | full control over the memory during the dual transfers, starving out the CPU?
  23.  
  24. a) these are shipping, not theoretical
  25.  
  26. b) every memory system has a limit to bandwidth, after which you make
  27.    either i/o or cpu wait. Most people find better total throughput when
  28.    they make the cpu wait. A quick calculation of the bandwidth of the bus
  29.    and any remotely plausible i/o system will tell you the cpu doesn't wait
  30.    long.
  31.  
  32. -- 
  33. bill davidsen, GE Corp. R&D Center; Box 8; Schenectady NY 12345
  34.     Keyboard controller has been disabled, press F1 to continue.
  35.