home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / sys / intel / 2667 < prev    next >
Encoding:
Internet Message Format  |  1992-12-12  |  2.1 KB
  1. Xref: sparky comp.sys.intel:2667 comp.arch:11598
  2. Path: sparky!uunet!dtix!darwin.sura.net!wupost!usc!enterpoop.mit.edu!eff!ssd.intel.com!ichips!ichips!glew
  3. From: glew@pdx007.intel.com (Andy Glew)
  4. Newsgroups: comp.sys.intel,comp.arch
  5. Subject: Re: Superscalar vs. multiple CPUs ?
  6. Message-ID: <GLEW.92Dec12150832@pdx007.intel.com>
  7. Date: 12 Dec 92 23:08:32 GMT
  8. References: <WAYNE.92Dec4093422@backbone.uucp> <37595@cbmvax.commodore.com>
  9.     <1992Dec7.012026.11482@athena.mit.edu>
  10.     <1992Dec8.000357.26577@newsroom.utas.edu.au>
  11.     <PCG.92Dec9154602@aberdb.aber.ac.uk>
  12. Sender: news@ichips.intel.com (News Account)
  13. Organization: Intel Corp., Hillsboro, Oregon
  14. Lines: 37
  15. In-Reply-To: pcg@aber.ac.uk's message of 9 Dec 92 15:46:02 GMT
  16.  
  17.  
  18.     Well, certain tricks can also be used with multiple CPUs on the same
  19.     die. And these have an important advantage: as far as I can see, 6
  20.     instruction issue per cycle is virtually pointless. The *limit* of
  21.     superscalarity present in general purpose codes is 4, and actually we
  22.     are hard pressed to find many codes with superscalarity higher than 2.
  23.  
  24. Dave Ditzell, at Micro-25, quoted Larry Wall at ASPLOS:
  25.  
  26. "The amount of attainable parallelism is directly proportional to the
  27. year of publication."
  28.  
  29. To which Ditzell adds (paraphrased):
  30.  
  31. <<The conference where research is being published apparently must
  32. also be factored in to the amount of attainable parallelism. Micro
  33. papers have more parallelism than ASPLOS papers.>>
  34.  
  35.  
  36.  
  37. For those who don't follow the conferences, Micro (the Conference on
  38. Microarchitecture [with Microprogramming added in very small letters
  39. for historical reasons]) has traditionally been the conference for new
  40. work in superscalar, and compilers for same.  Micro was a backwater
  41. for a while, while pipelined RISCs grabbed the spotlight, but Micro
  42. has become much more interesting as superscalar has become standard
  43. practice. 
  44. --
  45.  
  46. Andy Glew, glew@ichips.intel.com
  47. Intel Corp., M/S JF1-19, 5200 NE Elam Young Pkwy, 
  48. Hillsboro, Oregon 97124-6497
  49.  
  50. This is a private posting; it does not indicate opinions or positions
  51. of Intel Corp.
  52.  
  53. Intel Inside (tm)
  54.