home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / lsi / cad / 1225 < prev    next >
Encoding:
Internet Message Format  |  1992-12-16  |  1.1 KB
  1. Xref: sparky comp.lsi.cad:1225 comp.arch:11722
  2. Newsgroups: comp.lsi.cad,comp.arch
  3. Path: sparky!uunet!psinntp!xilinx!philip
  4. From: philip@xilinx.com (Philip Freidin)
  5. Subject: Re: Why no tri-state outputs in FPGA cells?
  6. Message-ID: <1992Dec16.184340.26605@xilinx.com>
  7. Sender: usenet@xilinx.com
  8. Organization: Xilinx Inc.
  9. References: <1992Dec14.221541.25270@dartvax.dartmouth.edu>
  10. Date: Wed, 16 Dec 1992 18:43:40 GMT
  11. Lines: 18
  12.  
  13. In article <1992Dec14.221541.25270@dartvax.dartmouth.edu> pichet@coos.dartmouth.edu (Pichet Chintrakulchai) writes:
  14. >Hello,
  15. >
  16. >I've been working on a project designing a processor with FPGA's.  One severe
  17. >limitation I found is that their cells do not have tri-state outputs and thus
  18. >forcing me to use MUXes on buses consuming a lot of the resources.
  19. >
  20. >Does anybody have any idea why they didn't make these cell outputs tri-state?
  21. >
  22. >Thanks.
  23. >Pichet Chintrakulchai        (pichet@dartmouth.edu)
  24.  
  25.  
  26. -- 
  27. Philip Freidin: Product Planning Manager, Xilinx, INC
  28. (rest of clever .sig still under construction....
  29.         coming to a terminal near you, Real Soon Now (tm))
  30.  
  31.