home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / lsi / cad / 1224 < prev    next >
Encoding:
Internet Message Format  |  1992-12-16  |  1.2 KB
  1. Xref: sparky comp.lsi.cad:1224 comp.arch:11708
  2. Newsgroups: comp.lsi.cad,comp.arch
  3. Path: sparky!uunet!orca!javelin.sim.es.com!moons!jsnow
  4. From: jsnow@moons.sim.es.com (John Snow)
  5. Subject: Re: Why no tri-state outputs in FPGA cells?
  6. Message-ID: <BzD9Ez.7Gs@javelin.sim.es.com>
  7. Sender: news@javelin.sim.es.com
  8. Organization: Evans & Sutherland Computer Corp.
  9. References: <1992Dec14.221541.25270@dartvax.dartmouth.edu>
  10. Date: Wed, 16 Dec 1992 19:13:47 GMT
  11. Lines: 22
  12.  
  13. pichet@coos.dartmouth.edu (Pichet Chintrakulchai) writes:
  14.  
  15. >Hello,
  16.  
  17. >I've been working on a project designing a processor with FPGA's.  One severe
  18. >limitation I found is that their cells do not have tri-state outputs and thus
  19. >forcing me to use MUXes on buses consuming a lot of the resources.
  20.  
  21. >Does anybody have any idea why they didn't make these cell outputs tri-state?
  22.  
  23. >Thanks.
  24. >Pichet Chintrakulchai        (pichet@dartmouth.edu)
  25.  
  26. Xilinx FPGAs do have tri-state buffers that can be used to create buses or to do
  27. wired-OR type logic.
  28.  
  29. --John
  30. --
  31. -----------------------------------------------------------------------------
  32. John F. Snow                                         jsnow@moons.sim.es.com
  33. Evans & Sutherland Computer Corp.    
  34. Salt Lake City, Utah                                 (801) 582-5847
  35.