home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / arch / 11652 < prev    next >
Encoding:
Text File  |  1992-12-15  |  2.0 KB  |  55 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!munnari.oz.au!cs.mu.OZ.AU!munta.cs.mu.OZ.AU!zs
  3. From: zs@munta.cs.mu.OZ.AU (Zoltan Somogyi)
  4. Subject: Re: IBM's FIRST RISC System/6000(tm) based Shared Memory Parallel Processor
  5. Message-ID: <9235018.14855@mulga.cs.mu.OZ.AU>
  6. Sender: news@cs.mu.OZ.AU
  7. Organization: Computer Science, University of Melbourne, Australia
  8. References: <Bz0xLu.298v@austin.ibm.com> <1g86boINNh5m@fido.asd.sgi.com>     <lifvl6INNan3@exodus.Eng.Sun.COM> <CLIFFC.92Dec11101344@dawn.rice.edu>
  9. Date: Tue, 15 Dec 1992 07:08:33 GMT
  10. Lines: 43
  11.  
  12. chased@rbbb.Eng.Sun.COM (David Chase) writes:
  13. > We describe an efficient software cache consistency mechanism for shared
  14. > memory multiprocessors that supports multiple writers and works for
  15. > cache lines of any size.  Our mechanism relies on the fact that, for a
  16. > correct program, only the global memory needs a consistent view of the
  17. > shared data between synchronization points.  Our delayed consistency
  18. > mechanism allows arbitrary use of data blocks between synchronizations.
  19.  
  20. cliffc@rice.edu (Cliff Click) writes:
  21. >This sounds like an paraphrase of Ervan Darnell's thesis proposal here
  22. >at Rice.  IBM funds a lot of Rice research, so this might be where IBM
  23. >is coming from.  Send replies to ervan@cs.rice.edu.  Of course, I've
  24. >been wrong before (and I haven't checked with Ervan on this).
  25.  
  26. This idea is quite old. It was the subject of a tech report six years ago:
  27.  
  28. %A D. Abramson
  29. %A K. Ramamohanarao
  30. %A M. Ross
  31. %T A software controlled cache coherence policy,
  32. using selectively clearable cache memories
  33. %R Technical Report 86/18
  34. %I Department of Computer Science, University of Melbourne
  35. %C Melbourne, Australia
  36. %D 1986
  37.  
  38. The paper was difficult to publish, as it seems to have been ahead of its time.
  39. It finally appeared as
  40.  
  41. %A D. Abramson
  42. %A K. Ramamohanarao
  43. %A M. Ross
  44. %T A scalable cache coherence mechanism
  45. using a selectively clearable cache memory
  46. %J Australian Computer Journal
  47. %K acj
  48. %V 21
  49. %N 1
  50. %D February 1989
  51. %P 2-12
  52.  
  53. Zoltan Somogyi <zs@cs.mu.OZ.AU>
  54. Department of Computer Science, University of Melbourne, AUSTRALIA
  55.