home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / sys / mac / misc / 19552 < prev    next >
Encoding:
Text File  |  1992-11-22  |  4.5 KB  |  102 lines
  1. Newsgroups: comp.sys.mac.misc
  2. Path: sparky!uunet!stanford.edu!leland.Stanford.EDU!news
  3. From: root@cmn4.Stanford.EDU (Operator)
  4. Subject: Re: Apple Crippling Systems?!?
  5. Message-ID: <1992Nov23.022047.3607@leland.Stanford.EDU>
  6. Sender: news@leland.Stanford.EDU (Mr News)
  7. Organization: DSO, Stanford University
  8. References: <1992Nov22.192801.25870@mcs.drexel.edu>
  9. Date: Mon, 23 Nov 92 02:20:47 GMT
  10. Lines: 90
  11.  
  12. In article <1992Nov22.192801.25870@mcs.drexel.edu> tjhendry@mcs.drexel.edu  
  13. (Jonathan Hendry) writes:
  14. > In article <1992Nov22.045325.23107@leland.Stanford.EDU>  
  15. avery@ccrma.stanford.edu (Avery Wang) writes:
  16. > >In article <torrie.722399595@Xenon.Stanford.EDU> torrie@cs.stanford.edu  
  17. (Evan  
  18. > >Torrie) writes:
  19. > >> avery@cmn7.Stanford.EDU (Avery Wang) writes:
  20. > >> 
  21. > >> >Well, let me point out that the NeXT doesn't have a FPU either, and  
  22. > >> >although it could benefit from a coprocessor, it does reasonably.   
  23. The  
  24. > >> >reason is that the 040 has half a math coprocessor built in.  It  
  25. does  
  26. > >> >+,-,*,/, sqrt, abs, and a few others, but not the trancendentals.   
  27. On the  
  28. > >> 
  29. > >>   Ahhh, misinformation reigns supreme.
  30. > >>   ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
  31. > >>   There is no such thing (as far as I'm aware on the market) of a 
  32. > >> separate math coprocessor for the 68040.  The 68040 has a built-in
  33. > >> math coprocessor, albeit does not include transcendentals (in 
  34. > >> this respect, it is just keeping up with the RISC chips).  
  35. > >
  36. > >
  37. > >Wait a minute--I didn't claim that there was a coprocessor for the  
  38. '040! And  
  39. > >the rest of what you said is just what I said!  Where's the  
  40. misinformation?  
  41. > >
  42. > >-Avery
  43. > 
  44. > The point is that you misunderstood the original post. There is no  
  45. separate
  46. > FPU chip. No one in this thread has claimed otherwise. The issue is that 
  47. > Apple will sell computers which use Motorola's "crippled" 040. That  
  48. chip's
  49. > floating-point capabilities are non-existent. In other words, the  
  50. on-chip
  51. > fpu is non-functional.
  52. > -- 
  53. > Jonathan W. Hendry
  54. > Drexel University College Of Information Studies
  55. > Anderson Financial Systems "Programmer-in-Exile" :)
  56. > hendryjw@duvm.ocs.drexel.edu (No NEXTMail :( )
  57.  
  58. Now this is getting out of hand!  Be careful of such potentially  
  59. inflammatory language.  Go back and read what I said more carefully before  
  60. telling me that I misunderstood anything.  If people keep insisting on  
  61. misunderstanding me then I refuse to participate further in this thread.   
  62. I have better things to do with my time.
  63.  
  64. I don't know what you mean by the on-chip FPU being non-functional.   
  65. Motorola never claimed (to my knowledge) to have implemented the full FPU  
  66. instruction set in the '040.   And what I said stands, but let me  
  67. elaborate slightly.  They implemented *some* of the FPU instructions, but  
  68. not the transcendentals.  I agree that this is not the best of all  
  69. possible worlds, but the thinking (as was explained to us NeXT users) was  
  70. that these instructions could be implemented in software, and there are  
  71. very efficient algorithms for doing so.  The FP registers, etc. are now  
  72. on-board, and the '040 averages about 1.3 clock cycles per instruction.   
  73. With an FPU coprocessor you have to sit there and wait for it to do  
  74. iterations for the transcendental algorithms anyway (like for the CORDIC  
  75. algorithms, etc.), unless your CPU can do parallel fetch/execute and  
  76. dependency checking (like any superscalar RISC).  So the extra silicon  
  77. real-estate may not be worth it.  So this is the theory anyway.
  78.  
  79. So the distinction in interpretation is between:
  80.     (1) Trying to implement the full FPU and failing
  81.             OR
  82.     (2) Trying to implement a partial FPU and succeeding.
  83. Your interpretation of what happened at Motorola is (1).  I don't have a  
  84. strong interpretation of what happened.  Maybe they were more ambitious at  
  85. one point in the design stage.  Maybe not.  I don't know.  Whether it's  
  86. "crippled" is another issue.
  87.  
  88.   The point I made in my original contribution to this thread is that the  
  89. NeXT doesn't seem to suffer drastically from the lack of a math  
  90. co-processor.  Although their implementation isn't optimal because they  
  91. use system traps instead of direct compiles in order to maintain  
  92. compatibility with the 68030/68882 mix, which is obsolete anyway.  I hope  
  93. that they support direct FP code simulation in their compiler in the  
  94. future.  But this may be moot because they will introduce a RISC  
  95. workstation "Real Soon Now"...  Any elaboration on this topic belongs in a  
  96. different newsgroup.
  97.  
  98. But doesn't the Mac use instruction traps shamelessly instead of civilized  
  99. shared-library subroutine calls?
  100.  
  101. -Avery
  102.