home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / sys / mac / hardware / 21793 < prev    next >
Encoding:
Internet Message Format  |  1992-11-17  |  4.7 KB
  1. From: blalock@hpl-otis.hpl.hp.com (Travis Blalock)
  2. Date: Tue, 17 Nov 1992 20:31:52 GMT
  3. Subject: Re: Re: Lifetime of 25MHz IIsi (was: 25MHz IIsi and my engineering friend)
  4. Message-ID: <71610001@hpl-otis.hpl.hp.com>
  5. Organization: HP Labs, High Speed Electronics Dept., Palo Alto, CA
  6. Path: sparky!uunet!pageworks.com!world!eff!sol.ctr.columbia.edu!usc!elroy.jpl.nasa.gov!sdd.hp.com!hpscit.sc.hp.com!scd.hp.com!hpscdm!hplextra!hpl-opus!hpl-otis!blalock
  7. Newsgroups: comp.sys.mac.hardware
  8. References: <1992Nov16.181708.22881@news.uni-stuttgart.de>
  9. Lines: 81
  10.  
  11. In comp.sys.mac.hardware, isr@rodan.acs.syr.edu (Michael S. Schechter - ISR group account) writes:
  12.  
  13. > they'll be more voltrage drop, and the CPU will draw still more amperage,
  14.  
  15. Ack!  Less voltage --> lower current
  16.  
  17. Actually, in the CMOS case, the output capacitances have to be charged to
  18. lower voltages when the supply voltage decreases.  As a consequence the
  19. average current goes down.  Unfortunately, the max speed of the logic gate
  20. goes down since the current available to charge output capacitances is
  21. quadratically (to a first order) related to the supply voltage.  This is why
  22. low voltage circuits are so difficult to design for high speed.
  23.  
  24. As regards to the 25Mhz upgrade of the IIsi:  Power dissipation in CMOS
  25. is dominated by the currents necessary to charge and discharge gate load
  26. capacitances.  This form of power dissipation is given approximately by:
  27.  
  28. P = C(load)*[V(supply)^2]*frequency
  29.  
  30. Therefore, for lower V(supply) and constant C and f, power dissipation
  31. goes down (quadratically).  Since power is a linear function of frequency,
  32. 25% increase in clock frequency generates a 25% increase in power
  33. dissipation.  
  34.  
  35. In terms of reliability, heat is the enemy of chip reliability.  It was
  36. mentioned earlier that diffusion of junctions would lead to failures but
  37. that is not an issue at these temperatures.  Electromigration is
  38. accelerated by heat and will most likely cause the failure.  For the
  39. curious, electromigration is a slow migration of the metal conductors on
  40. a chip due to a combination of heat and high current levels.  This
  41. phenomenon can lead to open circuits.  In any case, adding a good sized
  42. heat sink to the processor chip will improve the expected reliability
  43. beyond that of an unmodified IIsi (if the chip runs at a lower
  44. temperature than it did before).  Not adding the heat sink will reduce
  45. the reliability.  The question is whether the reliability reduction is
  46. noticeable, i.e. Does the MTBF go from 30 years to 20 years, or from 10
  47. years to 2 years?  If it is reduced to 20 years, then you will be using
  48. your wizbang third generation PowerPC with the neural interface by then
  49. so who cares.  Since I don't know the answer, I would add the heat sink
  50. to be conservative.
  51.  
  52. Another point in favor of the heat sink is the improved performance of
  53. CMOS at lower temperatures.  For a given input drive voltage, the output
  54. current of a MOS transistor decreases with increasing temperature.  This
  55. is caused by the reduction in the carrier mobility as temperature
  56. increases.  Again for the curious, lattice vibrations in the
  57. semiconductor increase with increasing temperature so the current
  58. carriers (electrons in an NMOS device) have a reduced 'mean free path'
  59. i.e. they bang into things more often and take longer to get through the
  60. device.   Could you get through a crowd of people slam-dancing faster
  61. than a crowd of people standing perfectly still?   Probably not.  Of
  62. course, this is a simplified explanation but you get the idea.  Since
  63. chips are spec'd to run over a range of ambient air temperatures
  64. (usually up to 85C), it stands to reason that a chip that will run at
  65. 20Mhz at 85C should run faster at room temperature (25C).  If 25Mhz is
  66. at the outer edge of the chip speed margin, then running without a heat
  67. sink can raise the temperature enough to degrade the performance so that
  68. the chip will begin to have failures (i.e. dropped bits...) as it heats
  69. up.  Again, your chances of success are improved if the temperature of
  70. the chip is held lower.
  71.  
  72. All of this is focused on the main processor since we are working on the
  73. assumption that the rest of the ASICs were designed originally for the
  74. IIci and should be fine for 25Mhz operation.  This assumption seems to
  75. be at least partially correct since most of the modifications are
  76. working.
  77.  
  78. Bottom line:  Increasing your clock speed could work fine for several
  79. weeks but you might crash in the middle of a big edit during a hot day
  80. next August when the AC in your room isn't working so well.  Or you
  81. might crash due to an init conflict tomorrow (hey, this is a Mac :-)).
  82. As always, save early and save often.  Try it if you feel like it but be
  83. aware of the risks.
  84.  
  85. I hope someone found some of this useful.
  86.  
  87. Travis Blalock
  88. blalock@hpl.hp.com
  89.  
  90. p.s. My 25Mhz IIsi is working fine so far!
  91.  
  92.