home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / bit / listserv / csgl / 1538 < prev    next >
Encoding:
Text File  |  1992-11-17  |  3.2 KB  |  66 lines
  1. Comments: Gated by NETNEWS@AUVM.AMERICAN.EDU
  2. Path: sparky!uunet!paladin.american.edu!darwin.sura.net!spool.mu.edu!uwm.edu!psuvax1!psuvm!auvm!CCB.BBN.COM!BNEVIN
  3. Message-ID: <CSG-L%92111806370894@VMD.CSO.UIUC.EDU>
  4. Newsgroups: bit.listserv.csg-l
  5. Date:         Wed, 18 Nov 1992 07:24:28 EST
  6. Sender:       "Control Systems Group Network (CSGnet)" <CSG-L@UIUCVMD.BITNET>
  7. From:         "Bruce E. Nevin" <bnevin@CCB.BBN.COM>
  8. Subject:      analog NN chip
  9. Lines: 55
  10.  
  11. ----BEGINNING OF FORWARDED MESSAGES----
  12. Received: from LABS-N.BBN.COM by CCB.BBN.COM ; 17 Nov 92 14:58:09 EST
  13. Received: from KARIBA.BBN.COM by LABS-N.BBN.COM id aa18082; 17 Nov 92 14:58 EST
  14. Received: by KARIBA.BBN.COM id aa17855; 17 Nov 92 14:52 EST
  15. To: dept47@BBN.COM, neural-people@BBN.COM, machine-learning@BBN.COM
  16. Subject: re: CDSP Seminar
  17. Date: Tue, 17 Nov 92 14:50:54 -0500
  18. Message-ID: <2133.722029854@bbn.com>
  19. From: Jeff Morrill <jmorrill@BBN.COM>
  20.  
  21.  
  22.   Communications and Digital Signal Processing (CDSP)
  23.   Center for Research and Graduate Studies
  24.   CDSP Seminar
  25.   Title:        The Integrated Neurocomputing Architecture (INCA)
  26.   Speaker:      Mark Dzwonczyk, The C. S. Draper Laboratory
  27.  
  28. Here are a few notes for those of you who wonder what you missed.
  29. There were two issues of interest here, one regarding analog hardware
  30. for neural nets and one regarding sonar signal processing.
  31.  
  32. Apparently analog hardware implementations of neural nets are in
  33. disrepute because Intel tried and failed to make it work.  JPL
  34. has tried again, however, this time successfully.  This talk was
  35. about a proof-of-concept project to apply JPL's chip to several
  36. practical problems.  The value of an analog implementation is that
  37. it takes 11 transistors per neuron, whereas a digital implementation
  38. takes more like 6000 transistors.  Thus an analog implementation
  39. is better when miniaturization and low power requirements are important.
  40.  
  41. What Draper did was put several of JPL's chips onto a VME board
  42. in a fixed configuration: a 4-layer feedforward neural net with
  43. 64 nodes per layer, or 256 nodes altogether.  Training was done
  44. offline on a Sun Workstation, and the final connection weights
  45. were "ftp'd" to the hardware.  To train they simply applied
  46. backprop using commercial-off-the-shelf software (NeuralWare).
  47. (They are now working on hardware-in-the-loop training.)  When
  48. asked how long training took, he said simply, "three months of
  49. a graduate student's time."
  50.  
  51. There were several applications that they used to "prove the concept,"
  52. and the one he talked most of was realtime sidescan sonar target detection.
  53. The data looks like distance vs. time map, with pixels colored according
  54. to the amplitude of the echo.  Targets are white (loud) blips lost in a
  55. bunch of noise, and it can be hard for a person to see them.  The algorithm
  56. was to slide a 10x10 window around the image and look for underwater mines.
  57. Using 2 hidden layers, they achieved a false alarm rate of .03%.  It is
  58. impressive that this straightforward approach to the problem yielded such
  59. a high degree of accuracy.  (Nevertheless, the navy wants to cut this false
  60. alarm rate by another factor of 10 before fielding it, because the
  61. penalty for being wrong about a mine is rather high.)
  62.  
  63. jeff morrill
  64.  
  65. ----END OF FORWARDED MESSAGES----
  66.