home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / sys / ibm / pc / hardware / 19978 < prev    next >
Encoding:
Internet Message Format  |  1992-07-20  |  1.9 KB
  1. Path: sparky!uunet!darwin.sura.net!Sirius.dfn.de!fauern!LRZnews!reseq!regent.e-technik.tu-muenchen.de!mch
  2. From: mch@regent.e-technik.tu-muenchen.dbp.de (Michael Hermann)
  3. Newsgroups: comp.sys.ibm.pc.hardware
  4. Subject: 486/50 chipsets
  5. Summary: What chipset to avoid?
  6. Keywords: chipsets, performance
  7. Message-ID: <mch.711708544@regent.e-technik.tu-muenchen.de>
  8. Date: 21 Jul 92 08:49:04 GMT
  9. Sender: news@reseq.regent.e-technik.tu-muenchen.de
  10. Lines: 39
  11.  
  12. I'm going to buy a 486/50 that should last the next 2 years 
  13. (as my old 386sx lasted 3 years). At the moment I think
  14. EISA would be overkill as I cannot afford a complete EISA-
  15. peripheral-set (HD,,ETHERNET,VIDEO). Also LocalBus is somewhat
  16. uncertain but let's see in 2 years ...
  17.  
  18. So I'm stuck with an ISA-Bus. What I definitely want to avoid
  19. is a chip-set that has problems with driving the ISA-BUS. 
  20. Particularly it should:
  21.  
  22. let me allow to slow down the bus or insert wait-states
  23. provide A16-A23 reasonably fast (or decode CS16 reasonably late)
  24.  
  25. A second problem is the cache:
  26. I've read reports about various '386-chipsets and they vary
  27. widely in their behaviour once the cache misses. I'd like to
  28. avoid a chipset that has problems with filling the cache
  29. (like no burst or waiting until entire line is filled before
  30.  the 486 can go on). 
  31. It should do at least staggered refresh and support multiple
  32. pages of DRAM (performing a page-cycle only if it detects a hit)
  33.  
  34. I don't need support for mixed-size DRAMS. I could live with
  35. a relatively small cache (64k) if this means smaller line
  36. size.
  37.  
  38. The real thing would have:
  39.  
  40. selectable associativity (1/2/4)
  41. selectable line size (letting some CACHE-RAM be unused if necesssary)
  42. 0 wait states at CACHE-HIT (but at 50 MHz I doubt it)
  43. 4 or more pages of DRAM supported for direcct hit
  44. static column or nibble-mode supported
  45.  
  46. If anyone has good/bad experiences with a particular 486/50-chipset,
  47. please mail me.
  48.  
  49. Michael Hermann
  50. mch@regent.e-technik.tu-muenchen.de
  51.