home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / lang / verilog / 284 < prev    next >
Encoding:
Internet Message Format  |  1992-07-28  |  963 b 
  1. Path: sparky!uunet!usc!sdd.hp.com!elroy.jpl.nasa.gov!ames!olivea!hal.com!gorn.hal.com!not-for-mail
  2. From: savel@hal.COM (Bharat P. Savel)
  3. Newsgroups: comp.lang.verilog
  4. Subject: Re: Getting round verilog hierarchical structure
  5. Message-ID: <153vrlINNkjt@gorn.hal.com>
  6. Date: 28 Jul 92 17:24:05 GMT
  7. References: <Bs23x4.330@brunel.ac.uk> <dank.712282499@blacks.jpl.nasa.gov>
  8. Organization: HaL Computer Systems Inc.
  9. Lines: 11
  10. NNTP-Posting-Host: gorn.hal.com
  11.  
  12. with that kind of instantiations, a performance problem may arise. for 
  13. instance, we do not know the size of A, B or C. true, it is a great way to
  14. go structural, but when the 3 units become very big, speed drops.
  15.  
  16. an alternate way be to have 3 tasks or 3 @always statements. but is this
  17. what you want?
  18. -- 
  19. -------------------------------------------------------------------------------
  20. Bharat P. Savel                                     /tmp/Design_Engineer
  21. Ext. 1307
  22. Motto: If we can't fix it, it ain't broke
  23.