home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / arch / 8446 < prev    next >
Encoding:
Internet Message Format  |  1992-07-29  |  870 b 
  1. From: brzezins@hplred.HP.COM (Dennis Brzezinski)
  2. Date: Wed, 29 Jul 1992 21:25:35 GMT
  3. Subject: Miss Rates using Victim Caches
  4. Message-ID: <7490008@hplred.HP.COM>
  5. Organization: Hewlett Packard Labs, Palo Alto CA
  6. Path: sparky!uunet!wupost!sdd.hp.com!hpscdc!hplextra!hplred!brzezins
  7. Newsgroups: comp.arch
  8. Lines: 11
  9.  
  10. Jouppi from  DEC published a paper in the 1990 Computer Architecture Proceedings
  11. that gave some preliminary data for miss rates of direct mapped caches augmented
  12. with a small fully associative "victim cache."    Has any follow up work been 
  13. done?   Specifically, has anyone gathered  miss statistics for a superscalar 
  14. CPU with two or more memory ports into a direct mapped cache plus a "victim"?
  15.  
  16. Thanks in advance for any data or pointers to the literature I may have missed.
  17.  
  18. This is my posting, not my employer's
  19. Dennis Brzezinski
  20. HP Labs, Palo Alto, Ca
  21.