home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / arch / 8392 < prev    next >
Encoding:
Internet Message Format  |  1992-07-28  |  2.0 KB
  1. Path: sparky!uunet!olivea!decwrl!sun-barr!news2me.ebay.sun.com!exodus.Eng.Sun.COM!nonsequitur!narad
  2. From: narad@nonsequitur.Eng.Sun.COM (Chuck Narad)
  3. Newsgroups: comp.arch
  4. Subject: Re: CISC Microcode (was Re: RISC Mainframe)
  5. Message-ID: <l7961rINNnni@exodus.Eng.Sun.COM>
  6. Date: 28 Jul 92 00:43:39 GMT
  7. References: <DOCONNOR.92Jul23141720@potato.sedona.intel.com>
  8. Reply-To: narad@nonsequitur.Eng.Sun.COM
  9. Organization: Sun Microsystems
  10. Lines: 30
  11. NNTP-Posting-Host: nonsequitur
  12.  
  13. davsmith@nic.cerf.net (David Smith) writes:
  14. > All CPUs I have seen to date (not every CPU by any means - if you know
  15. > of counter examples, please post) cannot do asynchronous address
  16. > generation.  When they request a word of memory they want it *NOW* or
  17. > within a cycle or two and will block until it arrives.
  18. >
  19.  
  20. In a previous life I worked on a machine called the Culler-7 at (now
  21. defunct) Culler Scientific Systems in Santa Barbara.  It was basically
  22. an asymmetric machine with a RISC-like engine that did address
  23. computation, scaler computation, program flow control, and data
  24. scheduling (the A machine); and a CISC, microcoded FP engine with a
  25. different register set, PF ALU and MPY units, a vector memory with
  26. address stride engines, and a few other whizzy and interesting features
  27. (the XY machine).  These days that structure is called VLIW; back then
  28. we just called it wonderful :-)
  29.  
  30. The A and XY machines shared an instruction stream, but A was
  31. single-cycle and XY was multi-cycle at the mercy of the u-Code.  A
  32. scheduled data reads and writes to the main memory system, and both A
  33. and XY could either consume read data or source write data.  The data
  34. read FIFO was 3 deep (and the memory pipeline was 3 clocks plus
  35. potential bus arbitration) so it was possible to schedule data way in
  36. advance of the time it was used, if desired.  The compiler was able to
  37. take advantage of this both for streaming vector data and for
  38. preplanning much on the non-vectorized data accesses.
  39.  
  40. chuck/
  41.  
  42. disclaimer: speaking for myself, not for my emplyoer
  43.