home *** CD-ROM | disk | FTP | other *** search
/ Magazyn Enter 1999 January / enter_01_1999_2.iso / BIOS / ctchip34 / VT82C486.CFG < prev    next >
Text File  |  1995-03-07  |  18KB  |  461 lines
  1. ;*************  VIA VT82C486, D, A-D, E, A-E, A-F, A-G *************
  2. ; c't 3/95/as : Roh-Fassung, nur schwach getestet, ohne Power-Management
  3. ;******************************************************************
  4.  
  5. NAME=VT82C486
  6. INDEXPORT=A8H   ;
  7. DATENPORT=A9H
  8.  
  9. MACRO=L2OFF    = FLUSH , 50H:0xxxxxxx
  10. MACRO=L2ON     = FLUSH , 50H:x1xxxxxx, FLUSH , 50H:10xxxxxx
  11. MACRO=ALLDIRTY = L2OFF , 50H:xxx0xxxx, L2ON
  12. MACRO=NODIRTY  = L2OFF , 50H:xxx1xxxx, L2ON
  13. MACRO=L1WB     = L2OFF , 5EH:0xxxxxxx, L2ON
  14. MACRO=L1WT     = L2OFF , 5EH:1xxxxxxx, L2ON
  15. MACRO=L2WB     = L2OFF , 5EH:x0xxxxxx, L2ON
  16. MACRO=L2WT     = L2OFF , 5EH:x1xxxxxx, L2ON
  17.  
  18. ;******************************************************************
  19. INDEX=00H       ;Revision-ID
  20. ;******************************************************************
  21.  
  22. BIT=76543210    ;Chipset and Revision-ID of 82C486
  23.                 01010001= VT82C486D    No Parity,   No Power Management
  24.                 01100001= VT82C486A-D  With Parity, No Power Management
  25.                 01010010= VT82C486-E   No Parity,   With Power Management
  26.                 01100010= VT82C486A-E  With Parity, With Power Management
  27.                 01100011= VT82C486A-F  With Parity, With Power Management
  28.                 01100100= VT82C486A-G  With Parity, With Power Management
  29.                 ELSE    = VT82C486 unbekannte Revision
  30.  
  31. ;******************************************************************
  32. INDEX=01H       ;XD Bus Switch Register
  33. ;******************************************************************
  34.  
  35. BIT=7           ;0/1 Parity Check
  36. BIT=65          ;reserved
  37. BIT=4           ;0/1 PS2-Mouse
  38. BIT=3           ;0/1 Keyboard Controller
  39. BIT=2           ;0/1 use IRQ15/SMI as power management interrupt
  40. BIT=10          ; CPU-Type
  41.                 00=80386SX
  42.                 01=80486LP
  43.                 10=80386DX
  44.                 11=80486
  45.  
  46.  
  47. ;******************************************************************
  48. INDEX=02H       ;Slow Counter
  49. ;******************************************************************
  50. BIT=6..0         ;Puls-With value
  51.  
  52. ;******************************************************************
  53. INDEX=03H       ;ISA Bus Control 1
  54. ;******************************************************************
  55. BIT=7           ;ISA Command Delay
  56.                  0=normal
  57.                  1= extra
  58. BIT=6           ;ROM Wait State
  59.                  0 = 0 Waits
  60.                  1 = 1 Waits
  61. BIT=5           ;ISA Slave Wait State
  62.                  0 = 4 Waits
  63.                  1 = 5 Waits
  64. BIT=4           ; Chipset Register Wait State
  65.                  0 = 2 Waits
  66.                  1 = 4 Waits
  67. BIT=3           ;0/1 I/O Recovery Time
  68. BIT=2           ;0/1 extended BALE for Byte Conversation
  69. BIT=1           ;0/1 reserved must be 0
  70. BIT=0           ;0/1 decouple refresh
  71.  
  72.  
  73.  
  74.  
  75. ;******************************************************************
  76. INDEX=04H       ;ISA Bus Control 2
  77. ;******************************************************************
  78. BIT=7           ;0/1 reserved must be 0
  79. BIT=6           ;0/1 internal XRDY when slow down CPU
  80. BIT=5           ;0/1 Port 92h Fast Reset
  81. BIT=4           ;0/1 Turbo Pin for Deturbo Function
  82. BIT=3,2         ;reserved, must be 0
  83. BIT=1           ;0/1 Parity Check of ISA Master and DMA Cycle
  84. BIT=0           ;LOCAL# Pin uses for PCI Bridge (VT82C486A-F/G only)
  85.  
  86. ;******************************************************************
  87. INDEX =10H      ; 80387
  88. ;******************************************************************
  89.                 0=not exist
  90.                 1=exist
  91.  
  92. ;******************************************************************
  93. INDEX=11H       ;ISA Bus Clock
  94. ;******************************************************************
  95. BIT=7          ;0/1 SA16 Reversal for Flash EPROMs
  96. BIT=6          ;0/1 ROM Write for Flash EPROMs
  97. BIT=5          ;0/1 PS/2 mouse lock (82C486A-G only)
  98. BIT=4          ;reserved, must be 0
  99. BIT=3          ;0/1 BCLK-Selection
  100.                 0=BCLK=CLK2/8
  101.  
  102. BIT=210         ;BCLK
  103.                000=CLK2/3
  104.                001=CLK2/2
  105.                010=CLK2/4
  106.                011=CLK2/6
  107.                100=CLK2/5
  108.                101=CLK2/10
  109.                110=CLK2/12
  110.                111=7,159 MHz
  111.  
  112. ;******************************************************************
  113. INDEX=20H       ;DRAM-Typ
  114. ;******************************************************************
  115.  
  116. BIT=765       ; Bank 0 DRAM Type
  117.               000 = disable
  118.               001 = 256 Kbit DRAM
  119.               010 = 1 MBit DRAM
  120.               011 = 4 MBit DRAM
  121.               100 =16 MBit DRAM
  122.  
  123. BIT=4         ;0/1 DRAM Page Mode
  124.  
  125. BIT=321       ; Bank 1 DRAM Type
  126.               000 = disable
  127.               001 = 256 Kbit DRAM
  128.               010 = 1 MBit DRAM
  129.               011 = 4 MBit DRAM
  130.               100 =16 MBit DRAM
  131.  
  132. ;******************************************************************
  133. INDEX=21H       ;DRAM-Typ
  134. ;******************************************************************
  135.  
  136. BIT=765       ; Bank 2/3 DRAM Type
  137.               000 = disable
  138.               001 = 256 Kbit DRAM
  139.               010 = 1 MBit DRAM
  140.               011 = 4 MBit DRAM
  141.               100 =16 MBit DRAM
  142. BIT=4         ;0/1 Bank 3
  143. BIT=3         ;0/1 High Boot ROM
  144. BIT=2         ;0/1 Middle Boot ROM
  145. BIT=1         ;0/1 80386 Pipeline Address
  146. BIT=0         ;0/1 Fast 2x-Mode
  147.  
  148. ;******************************************************************
  149. INDEX=22H       ;DRAM-Typ
  150. ;******************************************************************
  151.  
  152. BIT=76        ; RAS Precharge
  153.               00=1 Cycle
  154.               01=2 Cycles
  155.               10=3 Cycles
  156.               11=4 Cycles
  157. BIT=54       ; RAS Puls
  158.               00=2 Cycles
  159.               01=3 Cycles
  160.               10=4 Cycles
  161.               11=5 Cycles
  162. BIT=32       ; Read Cycle
  163.               00=1 Cycle
  164.               01=2 Cycles
  165.               10=3 Cycles
  166.               11=4 Cycles
  167. BIT=1       ; Write Cycle
  168.               0=1 Cycle
  169.               1=2 Cycles
  170. BIT=0       ; RAS to Column Address and Column Address to CAS
  171.               0=1 Cycle
  172.               1=2 Cycles
  173. ;******************************************************************
  174. INDEX=30H       ;Shadow Control 1
  175. ;******************************************************************
  176. BIT=7       ; 0/1 CC000-CFFFF shadow area read option
  177. BIT=6       ; 0/1 CC000-CFFFF shadow area write option
  178. BIT=5       ; 0/1 C8000-CBFFF shadow area read option
  179. BIT=4       ; 0/1 C8000-CBFFF shadow area write option
  180. BIT=3       ; 0/1 C4000-C7FFF shadow area read option
  181. BIT=2       ; 0/1 C4000-C7FFF shadow area write option
  182. BIT=1       ; 0/1 C0000-C3FFF shadow area read option
  183. BIT=0       ; 0/1 C0000-C3FFF shadow area write option
  184.  
  185. ;******************************************************************
  186. INDEX=31H       ;Shadow Control 2
  187. ;******************************************************************
  188. BIT=7       ; 0/1 DC000-DFFFF shadow area read option
  189. BIT=6       ; 0/1 DC000-DFFFF shadow area write option
  190. BIT=5       ; 0/1 D8000-DBFFF shadow area read option
  191. BIT=4       ; 0/1 D8000-DBFFF shadow area write option
  192. BIT=3       ; 0/1 D4000-D7FFF shadow area read option
  193. BIT=2       ; 0/1 D4000-D7FFF shadow area write option
  194. BIT=1       ; 0/1 D0000-D3FFF shadow area read option
  195. BIT=0       ; 0/1 D0000-D3FFF shadow area write option
  196.  
  197. ;******************************************************************
  198. INDEX=32H       ;Shadow Control 3 + DRAM-Control
  199. ;******************************************************************
  200. BIT=7       ; 0/1 E0000-EFFFF shadow area read option
  201. BIT=6       ; 0/1 E0000-EFFFF shadow area write option
  202. BIT=5       ; 0/1 F0000-FFFFF shadow area read option
  203. BIT=4       ; 0/1 F0000-FFFFF shadow area write option
  204. BIT=3       ; chipset parity generation
  205.               0=generates by CPU for 486 Operation
  206.               1=generated by chipset for 386DX/SX
  207. BIT=2       ; 0/1 1MB Hole at Top of 16 MB from 0F00000h
  208. BIT=1       ; 0/1 DRAM Burst Mode if L2 enabled (not 82C486, -D)
  209. BIT=0       ; 0/1 reserved, must be 0
  210.  
  211. ;******************************************************************
  212. INDEX=33H       ;ROM Decode
  213. ;******************************************************************
  214. BIT=7           ;0/1 C8000-CFFFF is decoded as ROM/ISA-Cycle
  215. BIT=6           ;0/1 C0000-C7FFF is decoded as ROM/ISA-Cycle
  216. BIT=5           ;0/1 E8000-EFFFF is decoded as ROM/ISA-Cycle
  217. BIT=4           ;0/1 E0000-E7FFF is decoded as ROM/ISA-Cycle
  218. BIT=32          ; 256K/384K relocation
  219.                 00= no relocation
  220.                 01= illegal
  221.                 10= 256K relocation
  222.                 11= 384K relocation
  223. BIT=1,0         ;reserved, must be 0
  224.  
  225. ;******************************************************************
  226. INDEX=34H       ;ROM Cacheable
  227. ;******************************************************************
  228. BIT=7           ;0/1 C0000-C7FFF to be cacheable and Write protect
  229. BIT=6           ;0/1 F0000-FFFFF to be cacheable and Write protect
  230. BIT=5           ;0/1 E0000-EFFFF to be cacheable and Write protect
  231. BIT=4           ;reserved
  232. BIT=3           ;0/1 CAS before RAS Refresh
  233. BIT=2           ;0/1 ISA Master Command Sampling
  234. BIT=10          ;Delay of CAS# during DMA Write Cycle
  235.                 00= disable
  236.                 01= 1 CPU Clock
  237.                 10= 2 CPU Clocks
  238.                 11= 3 CPU Clocks
  239.  
  240.  
  241. ;******************************************************************
  242. INDEX=41H       ;Non Cacheable Area Base
  243. ;******************************************************************
  244. BIT=7..0         ;A26..A19
  245.  
  246. ;******************************************************************
  247. INDEX=42H       ;Non Cacheable Area Size
  248. ;******************************************************************
  249. BIT=765         ;A18..A16
  250. BIT=4           ;0/1 IOCHRDY for ISA-Master DRAM access (not 82C486,A-D)
  251. BIT=321         ;non-cacheable area size
  252.                 000=disable
  253.                 001=64K
  254.                 010=128K
  255.                 011=256K
  256.                 100=512K
  257.                 101=1M
  258.                 110=2M
  259.                 111=4M
  260. BIT=0           ;0/1 Local Bus Ready synchron with cpu clock
  261.  
  262. ;******************************************************************
  263. INDEX=50H       ;Cache Access Control
  264. ;******************************************************************
  265. BIT=7           ;0/1 L2-Cache
  266. BIT=6           ;0/1 L2-Init, always miss
  267. BIT=5           ;0/1 L2-Direct, always hit
  268. BIT=4           ;1/0 Combined Tag/Dirty
  269. BIT=32          ;Cache Line Size
  270.                 00= 4 Bytes
  271.                 01= 8 Bytes
  272.                 10=16 Bytes
  273.                 11= reserved
  274. BIT=1           ;0/1 Burst Write
  275. BIT=0           ;0/1 80486 Data Streaming
  276.  
  277. ;******************************************************************
  278. INDEX=51H       ;Cache Timing
  279. ;******************************************************************
  280.  
  281. BIT=75          ; READ-Burst
  282.                 00 = 2-1-1-1
  283.                 01 = 2-2-2-2
  284.                 10 = 3-1-1-1
  285.                 11 = 3-2-2-2
  286.  
  287. BIT=64          ; Write-Burst
  288.                 00 = 2-1-1-1
  289.                 01 = 2-2-2-2
  290.                 10 = 3-1-1-1
  291.                 11 = 3-2-2-2
  292.  
  293.  
  294. BIT=3           ;Cache Banks
  295.                 0=1 Bank
  296.                 1=2 Banks
  297.  
  298. BIT=210        ;Cache Size
  299.                 000 =No Cache
  300.                 001 =32K
  301.                 010 =64K
  302.                 011 =128K
  303.                 100 =256K
  304.                 101 =512K
  305.                 110 =1M
  306.                 111 =16K
  307.  
  308. ;******************************************************************
  309. INDEX=52H       ;Primary activity detector Control
  310. ;******************************************************************
  311.  
  312.  
  313. ;******************************************************************
  314. INDEX=53H       ;Primary activity status
  315. ;******************************************************************
  316.  
  317.  
  318.  
  319. ;******************************************************************
  320. INDEX=54H       ;Power management Interrupt event control
  321. ;******************************************************************
  322.  
  323. ;******************************************************************
  324. INDEX=55H       ;Power management Interrupt status
  325. ;******************************************************************
  326.  
  327.  
  328. ;******************************************************************
  329. INDEX=56H       ;CPU Clock Control
  330. ;******************************************************************
  331.  
  332. BIT=765         ; CLOCK Selection (activate with Register 5D)
  333.                 000= CLK2IN   (Full-on Mode)
  334.                 001= CLK2IN/4  (DOZE)
  335.                 010= CLK2IN/8  (DOZE)
  336.                 011= CLK2IN/16 (DOZE)
  337.                 100= CLK2IN/32 (DOZE)
  338.                 101= CLK2IN/64 (DOZE)
  339.                 110= CLK2IN/2  (DOZE)
  340.                 111= stop clock (Suspend)
  341. BIT=4..0        ;reserved
  342.  
  343. ;******************************************************************
  344. INDEX=57H       ;2. General Purpose Timer
  345. ;******************************************************************
  346. BIT=7..0        ; actual value
  347.  
  348.  
  349. ;******************************************************************
  350. INDEX=58H       ;1. General Purpose Timer
  351. ;******************************************************************
  352. BIT=7..0        ; actual value
  353.  
  354. ;******************************************************************
  355. INDEX=59H       ;1. General Purpose Timer and Idle Control
  356. ;******************************************************************
  357. BIT=76          ; GP timer clock selection
  358.                  00= disable
  359.                  01= 32768 Hz
  360.                  10= 1 sec
  361.                  11= 1 min
  362. BIT=54          ; (1)STPCLK# recovery time or (2) auto grant delay time
  363.                 00 = Immediately
  364.                 01 = 1 ms   (1) if 5D:3=0
  365.                 01 = 0,5 ms (2) if 5D:3=1
  366.                 10 = 0,375 ms   (1) if 5D:3=0
  367.                 10 = 0,1875 ms (2) if 5D:3=1
  368.                 11 = 0,125 ms   (1) if 5D:3=0
  369.                 11 = 0,0625 ms (2) if 5D:3=1
  370. BIT=321         ; Idle Timer (timeout not retriggaeable)
  371.                 000=disable
  372.                 001=2 s
  373.                 010=8 s
  374.                 011=32 s
  375.                 100=2 min
  376.                 101=8 min
  377.                 110=16 min
  378.                 111=32 min
  379. BIT=0           ; PIN 60 (82C486)/ PIN 152 (82C486A) is
  380.                 0=CA26
  381.                 1=IRQ15
  382.  
  383. ;******************************************************************
  384. INDEX=5AH       ;General Purpose Output Ports
  385. ;******************************************************************
  386.  
  387.  
  388. ;******************************************************************
  389. INDEX=5BH       ;SMM-Control
  390. ;******************************************************************
  391.  
  392.  
  393. ;******************************************************************
  394. INDEX=5CH       ;MISC 1
  395. ;******************************************************************
  396. BIT=7           ; 0/1 Wait for Halt cycle to start clock change
  397. BIT=6           ; 0/1 Wait for Acknowledge Resonse whne clock change
  398. BIT=4           ; CPU-Type for change clock protokol
  399.                 0=Cyrix-SUSPA#
  400.                 1=Intel STPCLK# or Cyrix-SUSP#
  401. BIT=3           ; Turbo Pin status (read only)
  402. BIT=2           ; reserved, must be 0
  403. BIT=1           ;0/1 Soft reset for write Back CPU and Intel-SLe
  404. BIT=0           ;0/1 wait delay for local Bus master write cycle
  405.  
  406. ;******************************************************************
  407. INDEX=5DH       ;Change CPU Clock
  408. ;******************************************************************
  409. BIT=7           ;Write 1 to start change CPU Clock operation
  410. BIT=6           ;0/1 PMI automatically wake up clock (82C486A-G only)
  411. BIT=5           ;0/1 SMI# activ until SMIADS# (82C486A-F/G only)
  412. BIT=4           ;0/1 Turbo Pin used as keyb lock (82C486A-F/G only)
  413. BIT=3           ;Write 1 to enable auto stop grant protocol
  414. BIT=2           ;0/1 Turbo Pin used as keyb lock (82C486A-F/G only)
  415. BIT=10          ;2. General Purpose Timer
  416.                  00= disable
  417.                  01= 32768 Hz
  418.                  10= 1 sec
  419.                  11= 1 min
  420.  
  421. ;******************************************************************
  422. INDEX=5EH       ;MISC 2
  423. ;******************************************************************
  424. BIT=7          ;0/1 L1-Write Back
  425. BIT=6          ;L2-Strategie
  426.                 0=Write Back
  427.                 1=Write Through
  428. BIT=5          ;CACHE#/BLAST# Signal sharing on Pin 65 or 151
  429.                0=BLAST#
  430.                1=CACHE#
  431. BIT=4          ;0/1 snoop filter for ISA master
  432. BIT=3          ;0/1 one CPU Clock Delay of ISA ready (82C486A-F/G only)
  433. BIT=2          ;0/1 two times longer slow refresh (82C486A-F/G only)
  434. BIT=1          ;0/1 parity check for byte 2 and 3 (82C486A-F/G only)
  435. BIT=0          ; Write 1 asserts STPCLK#-Signal and force CPU to
  436.                ; suspend without change clock (82C486A-F/G only)
  437.  
  438.  
  439. ;******************************************************************
  440. INDEX=60H       ;Interrupt event/activity detection control (VT82C486A-G only)
  441. ;******************************************************************
  442.  
  443. ;******************************************************************
  444. INDEX=61H       ;Interrupt event/activity detection control (VT82C486A-G only)
  445. ;******************************************************************
  446.  
  447. ;******************************************************************
  448. INDEX=62H       ;Level Trigger Interrupt Control (VT82C486A-G only)
  449. ;******************************************************************
  450.  
  451. ;******************************************************************
  452. INDEX=63H       ;Level Trigger Interrupt Control (VT82C486A-G only)
  453. ;******************************************************************
  454.  
  455. ;******************************************************************
  456. INDEX=63H       ;Power on Switch Setting (VT82C486A-G only)
  457. ;******************************************************************
  458.  
  459.  
  460.  
  461.