home *** CD-ROM | disk | FTP | other *** search
/ Magazyn Enter 1999 January / enter_01_1999_2.iso / BIOS / ctchip34 / IBM486.CFG < prev    next >
Text File  |  1993-12-06  |  5KB  |  131 lines
  1.  
  2. ;**********************************************************
  3. ; Blue Lightning
  4.  
  5. NAME=486DLC3    ; (oder 486SLC2) IBMs Blue Lightning
  6. ;**********************************************************
  7.  
  8. MODE=RDMSR      ; special Registers
  9.  
  10. ;**********************************************************
  11. INDEX=1000:2    ; Processor Operation Register, Byte 2
  12. ;**********************************************************
  13. BIT=76543    ; reserved
  14. BIT=2        ;0/1 LPPLA: Low Power PLA
  15. BIT=1        ;0/1 BUSRD: Bus Read (ignore Cache)
  16. BIT=0        ;0/1 CPGE: Cache Parity Enable Error
  17.  
  18. ;**********************************************************
  19. INDEX=1000:1    ; Processor Operation Register, Byte 1
  20. ;**********************************************************
  21.  
  22. BIT=7        ;0/1 CNPX: Cachability of NPX Operands
  23. BIT=6        ; reserved
  24. BIT=5        ;0/1 LPH: Low Power Halt
  25. BIT=4        ;0/1 XTOUT: Extended Out Instruction
  26. BIT=3        ;0/1 CRLD: Cache Reload
  27. BIT=2        ;0/1 IKEN: Internal KEN
  28. BIT=1        ;0/1 DCLM: Disable CACHE Lock Mode
  29. BIT=0        ; reserved
  30.  
  31. ;**********************************************************
  32. INDEX=1000:0    ; Processor Operation Register, Byte 0
  33. ;**********************************************************
  34. BIT=7        ;0/1 CE: Internal Cache
  35. BIT=6        ;0/1 DBCS: Cache Double Byte Character Set
  36. BIT=5        ;0/1 PMI: Power Management Interrupt
  37. BIT=4        ;0/1 ASNP: ADS# Snooping
  38. BIT=3        ;0/1 SNP: Snooping
  39. BIT=2        ;0/1 A20M: A20_Mask
  40. BIT=1        ;0/1 CPC: Cache Parity Checking
  41. BIT=0        ; CPE: Cache Parity Error
  42.                 0= not occured
  43.                 1= occured
  44.  
  45.  
  46. ;**********************************************************
  47. INDEX=1001:6   ; Cache Region Control Register Byte 6
  48. ;**********************************************************
  49.  
  50. BIT=76543210   ; ECMLR ..4GB Extended Cache Mem Limit Hi-Byte
  51.  
  52. ;**********************************************************
  53. INDEX=1001:5   ; Cache Region Control Register Byte 5
  54. ;**********************************************************
  55.  
  56. BIT=76543210   ; ECMLR ..4GB Extended Cache Mem Limit Lo-Byte
  57.  
  58. ;**********************************************************
  59. INDEX=1001:4   ; Cache Region Control Register Byte 4
  60. ;**********************************************************
  61. BIT=76543210   ; CMLR 1..16 MB Cache Mem Limit
  62.  
  63. ;**********************************************************
  64. INDEX=1001:3   ; Cache Region Control Register Byte 3
  65. ;**********************************************************
  66. BIT=76543210   ; LMROR 1Meg READ Only Hi-Byte
  67.  
  68. ;**********************************************************
  69. INDEX=1001:2   ; Cache Region Control Register Byte 2
  70. ;**********************************************************
  71.  
  72. BIT=76543210   ; LMROR 1Meg READ Only Lo-Byte
  73.  
  74. ;**********************************************************
  75. INDEX=1001:1   ; Cache Region Control Register Byte 1
  76. ;**********************************************************
  77. BIT=76543210   ; LMCR: 1Meg Cacheable hi-Byte
  78.  
  79. ;**********************************************************
  80. INDEX=1001:0   ; Cache Region Control Register Byte 0
  81. ;**********************************************************
  82. BIT=76543210   ; LMCR: 1Meg Cacheable Lo-Byte
  83.  
  84.  
  85. ;**********************************************************
  86. INDEX=1002:3     ; Clock Control Register Byte 3
  87. ;**********************************************************
  88.  
  89. BIT=5         ; 0/1 EDFS: External Dynamic Frequency Shift
  90.  
  91. BIT=4         ;0/1 DFSRDY:Dynamic Frequency Shift Ready
  92.  
  93. BIT=3         ;0/1 DFSREQ:Dynamic Frequency Shift Request
  94.  
  95. BIT=210       ;Clock Mode Selection
  96.               000= 1:1 Clock Mode
  97.               011= 2:1 Clock Mode
  98.               100= 3:1 Clock Mode
  99.  
  100. ;**********************************************************
  101. INDEX=1004:3  ; Processor Control Register Byte 3 /(DLC3 only)
  102. ;**********************************************************
  103.  
  104. BIT=7         ; OS2B:
  105.               0= for DD1-Hardware
  106.               1= for DD0-Hardware for OS/2-Boot
  107. BIT=6         ; CR0: MOV CR0 Decode
  108.               0= for DD0, DD1A, DD1B, DD1D-Hardware
  109.               1= for DD1C-Hardware
  110. BIT=5         ; reserved
  111.  
  112. BIT=4         ; CLP: Cache Low Power
  113.               0= DD0: ever, DD1 Cache stays on
  114.               1= DD1: Disable Cache when not in Use
  115. BIT=3         ; reserved
  116.  
  117. BIT=2         ; NOP:
  118.               0= DD0: NOP 2T, DD1: NOP 3T
  119.               1= DD0: NOP 3T, DD1: NOP 2T
  120.  
  121. BIT=1        ;0/1 NA16: Bus Pipelining for 16 Bit
  122.  
  123. ;**********************************************************
  124. INDEX=1004:0  ; Processor Control Register Byte 0 (DLC3 only)
  125. ;**********************************************************
  126.  
  127. BIT=4       ;0/1 MOVS Split
  128. BIT=3       ;0/1 Power Saving Cache Feature
  129. BIT=2       ;Reserved
  130. BIT=1       ;0/1 Enable MOV CRx-Decode (DD1B, DD1C is reversed)
  131. BIT=0       ;Reserved