home *** CD-ROM | disk | FTP | other *** search
/ Magazyn Enter 1999 January / enter_01_1999_2.iso / BIOS / ctchip34 / ETEQ.CFG < prev    next >
Text File  |  1994-06-09  |  9KB  |  375 lines
  1. ;**************************************************************
  2. ETEQ Micro
  3. ;**************************************************************
  4. INDEX=10    ;Clock Control
  5. ;**************************************************************
  6.  
  7. BIT=76    ;XX=Reserved
  8.  
  9. BIT=5    ;Refresh Selection
  10.     0=AT Type Refresh
  11.     1=Concurrent Refresh
  12.  
  13. BIT=4    ;Extended IO Decode Enable
  14.     0/1 Extended IO Decode
  15.  
  16. BIT=3    ;X=Reserved
  17.  
  18. BIT=2    ;X=Reserved
  19.  
  20. BIT=10    ;AT Bus Clock Select
  21.     00=ATCLK=CLK/6
  22.     01=ATCLK=CLK/4
  23.     10=Reserved
  24.     11=ATCLK=CLK/2
  25.  
  26. ;**************************************************************
  27. INDEX=11    ;CACHE and DRAM Interleave Configuration
  28. ;**************************************************************
  29.  
  30. BIT=7    ;X=Reserved. Must be 0 for proper operation.
  31.  
  32. BIT=6    ;Should be "1" when External CACHE gets enabled.
  33.  
  34. BIT=5    ;X=Reserved
  35.  
  36. BIT=4    ;X=Reserved
  37.  
  38. BIT=3    ;0=Remapped 256K is non-cacheable
  39.     1=Remapped 256K is cacheable (See Reg 15H)
  40.  
  41. BIT=2    ;0=Normal Operation
  42.     1=Enable direct SRAM access. ???
  43.  
  44. BIT=1    ;0/1 External Cache
  45.  
  46. BIT=0    ;0=Set valid# output to 1 to flush cache
  47.     1=Set valid# output to 0.
  48.  
  49. ;**************************************************************
  50. INDEX=12    ;???
  51. ;**************************************************************
  52.  
  53. BIT=7    ;X=Reserved
  54.  
  55. BIT=6    ;Access ROM/RAM at F0000H-FFFFFH (System BIOS ROM)
  56.  
  57.     0=Read from ROM, Write to RAM
  58.     1=Read from Shadow RAM, Write will be protected (will not
  59.                be written into RAM)
  60.  
  61. BIT=5    ;Access ROM/RAM at E0000H-EFFFFH.
  62.     0=Accessed on-board ROM.
  63.     1=Access Shadow RAM enabled in 16K blocks. ???
  64.  
  65. BIT=4    ;RAM at E0000H-EFFFFH
  66.     0=Read/Write
  67.     1=Read Only
  68.  
  69. BIT=3    ;Access ROM/RAM at D0000H-DFFFFH.
  70.     0=Accessed on-board ROM
  71.     1=Access Shadow RAM enabled in 16K blocks. ???
  72.  
  73. BIT=2    ;RAM at D0000H-DFFFFH.
  74.     0=Read/Write
  75.     1=Read Only
  76.  
  77. BIT=1    ;Access ROM/RAM at C0000H-CFFFFH
  78.     0=Accessed on-board ROM
  79.     1=Access Shadow RAM enabled in 16K blocks. ???
  80.  
  81. BIT=0    ;RAM at C0000H-CFFFFH
  82.     0=Read/Write
  83.     1=Read Only
  84.  
  85. ;**************************************************************
  86. INDEX=13    ;Shadow RAM 16K Map (Block C, D)
  87. ;**************************************************************
  88.  
  89. BIT=7    ;RAM at DC000H-DFFFFH
  90.     0=Disabled. Access to this area will be passed to the AT
  91. Bus.
  92.     1=Enable access to this area RAM.
  93.  
  94. BIT=6    ;RAM at D8000H-DBFFFH
  95.     0=Disabled. Access to this area will be passed to the AT
  96. Bus.
  97.     1=Enable access to this area RAM.
  98.  
  99. BIT=5    ;RAM at D4000H-D7FFFH
  100.     0=Disabled. Access to this area will be passed to the AT
  101. Bus.
  102.     1=Enable access to this area RAM.
  103.  
  104. BIT=4    ;RAM at D0000H-D3FFFH
  105.     0=Disabled. Access to this area will be passed to the AT
  106. Bus.
  107.     1=Enable access to this area RAM.
  108.  
  109. BIT=3    ;RAM at CC000H-CFFFFH
  110.     0=Disabled. Access to this area will be passed to the AT
  111. Bus.
  112.     1=Enable access to this area RAM.
  113.  
  114. BIT=2    ;RAM at C8000H-CBFFFH
  115.     0=Disabled. Access to this area will be passed to the AT
  116. Bus.
  117.     1=Enable access to this area RAM.
  118.  
  119. BIT=1    ;RAM at C4000H-C7FFFH
  120.     0=Disabled. Access to this area will be passed to the AT
  121. Bus.
  122.     1=Enable access to this area RAM.
  123.  
  124. BIT=0    ;RAM at C0000H-C3FFFH
  125.     0=Disabled. Access to this area will be passed to the AT
  126. Bus.
  127.     1=Enable access to this area RAM.
  128.  
  129. ;**************************************************************
  130. INDEX=14    ;Shadow RAM 16K Map (Block E)
  131. ;**************************************************************
  132.  
  133. BIT=7    ;Must be "1" to work.
  134.  
  135. BIT=6    ;X=Reserved.
  136.  
  137. BIT=54    ;XX=Version Number. (0,0) for current Vers.
  138.  
  139. BIT=3    ;RAM at EC000H-EFFFFH
  140.     0=Disabled. Access to this area will be passed to the AT
  141. Bus.
  142.     1=Enable access to this area RAM.
  143.  
  144. BIT=2    ;RAM at E8000H-EBFFFH
  145.     0=Disabled. Access to this area will be passed to the AT
  146. Bus.
  147.     1=Enable access to this area RAM.
  148.  
  149. BIT=1    ;RAM at E4000H-E7FFFH
  150.     0=Disabled. Access to this area will be passed to the AT
  151. Bus.
  152.     1=Enable access to this area RAM.
  153.  
  154. BIT=0    ;RAM at E0000H-E3FFFH
  155.     0=Disabled. Access to this area will be passed to the AT
  156. Bus.
  157.     1=Enable access to this area RAM.
  158.  
  159. ;**************************************************************
  160. INDEX=15    ;256KB Remap Location
  161. ;**************************************************************
  162.  
  163. ???
  164. BIT=7    ;X=Reserved
  165.  
  166. BIT=6    ;Fast Gate A20
  167.     0/1
  168.  
  169. BIT=5    ;0/1 Remap
  170.  
  171. BIT=43210    ;00001=1MB
  172.     00010=2MB
  173.     00011=3MB
  174.     00100=4MB
  175.     00101=5MB
  176.     00110=6MB
  177.     00111=7MB
  178.     01000=8MB
  179.     01001=9MB
  180.     01010=10MB
  181.     01011=11MB
  182.     01100=12MB
  183.     01101=13MB
  184.     01110=14MB
  185.     01111=15MB
  186.     10000=16MB
  187.  
  188. ;**************************************************************
  189. INDEX=16    ;DRAM Bank Configuration
  190. ;**************************************************************
  191.  
  192. BIT=76    ;Bank3 DRAM Type
  193.     00=None
  194.     01=256K
  195.     10=1M
  196.     11=4M
  197.  
  198. BIT=54    ;Bank2 DRAM Type
  199.     00=None
  200.     01=256K
  201.     10=1M
  202.     11=4M
  203.  
  204. BIT=32    ;Bank1 DRAM Type
  205.     00=None
  206.     01=256K
  207.     10=1M
  208.     11=4M
  209.  
  210. BIT=10    ;Bank0 DRAM Type
  211.     00=None
  212.     01=256K
  213.     10=1M
  214.     11=4M
  215.  
  216. ;**************************************************************
  217. INDEX=17    ;DRAM Configuration
  218. ;**************************************************************
  219.  
  220. BIT=7    ;X=Reserved
  221.  
  222. BIT=6    ;Enable Page Mode
  223.     0/1 Page Mode
  224.  
  225. BIT=5    ;X=Reserved
  226.  
  227. BIT=432    ;Read Cycle Wait States
  228.     000=0WT
  229.     001=1WT
  230.     010=2WT
  231.     011=3WT
  232.     100=4WT
  233.     101=Reserved
  234.     110=Reserved
  235.     111=Reserved
  236.  
  237. BIT=10    ;Write Cycle Wait States
  238.     00=0WT
  239.     01=1WT
  240.     10=2WT
  241.     11=Reserved
  242.  
  243. ;**************************************************************
  244. INDEX=18    ;SRAM/DRAM Configuration
  245. ;**************************************************************
  246.  
  247. BIT=76543210    ;XXXXXXXX=Reserved for 386
  248.  
  249. ;**************************************************************
  250. INDEX=19    ;Fast Reset Control
  251. ;**************************************************************
  252.  
  253. BIT=765432    ;XXXXXX=Reserved
  254.  
  255. BIT=1    ;Fast Reset.??? Control
  256.     0=A fast Reset will activate a RESET2 immediately.
  257.     1=A fast Reset will activate a RESET2 only after a HALT
  258. instruction has been detected.
  259.  
  260. BIT=0    ;Fast CPU Reset.
  261.     0/1 Keyboard Reset Emulation
  262.  
  263. ;**************************************************************
  264. ???
  265. ;**************************************************************
  266. INDEX=20    ;Non-Cacheable Block 0 Address Register
  267. ;**************************************************************
  268.  
  269. BIT=76543210    ;XXXXXXXX=Non-Cacheable Address A25 to A18.
  270.  
  271.  
  272. ;**************************************************************
  273. INDEX=21    ;Non-Cacheable Block 0 Address/Size Register
  274. ;**************************************************************
  275.  
  276. BIT=7654    ;???
  277.     0000=Disabled
  278.     0001=16KB
  279.     0010=32KB
  280.     0011=64KB
  281.     0100=256KB
  282.     0110=512KB
  283.     0111=1MB
  284.     1000=2MB
  285.     1001=4MB
  286.     1010=8MB
  287.     1011=16MB
  288.     1100=32MB
  289.     1101=64MB
  290.  
  291. BIT=3210    ;XXXX=Non-Cacheable Address A17 to A14
  292.  
  293. ;**************************************************************
  294. INDEX=22    ;Non-Cacheable Block 1 Address Register
  295. ;**************************************************************
  296.  
  297. BIT=76543210    ;XXXXXXXX=Non-Cacheable Address A25 to A18
  298.  
  299. ;**************************************************************
  300. INDEX=23    ;???Non-Cacheable Block 1 Address Register
  301. ;**************************************************************
  302.  
  303. BIT=7654    ;???
  304.     0000=Disabled
  305.     0001=16KB
  306.     0010=32KB
  307.     0011=64KB
  308.     0100=256KB
  309.     0110=512KB
  310.     0111=1MB
  311.     1000=2MB
  312.     1001=4MB
  313.     1010=8MB
  314.     1011=16MB
  315.     1100=32MB
  316.     1101=64MB
  317.  
  318. BIT=3210    ;Non-Cacheable Address A25 to A18
  319.  
  320. ;**************************************************************
  321. INDEX=24    ;Non-Cacheable Block 2 Address Register
  322. ;**************************************************************
  323.  
  324. BIT=76543210    ;XXXXXXXX=Non-Cacheable Address A25 to A18
  325.  
  326. ;**************************************************************
  327. INDEX=25    ;Non-Cacheable Block 2 Address/Size Register
  328. ;**************************************************************
  329.  
  330. BIT=7654    ;???
  331.     0000=Disabled
  332.     0001=16KB
  333.     0010=32KB
  334.     0011=64KB
  335.     0100=256KB
  336.     0110=512KB
  337.     0111=1MB
  338.     1000=2MB
  339.     1001=4MB
  340.     1010=8MB
  341.     1011=16MB
  342.     1100=32MB
  343.     1101=64MB
  344.  
  345. BIT=3210    ;Non-Cacheable Address A17 to A14
  346.  
  347. ;**************************************************************
  348. INDEX=26    ;Non-Cacheable Block 3 Address Register
  349. ;**************************************************************
  350.  
  351. BIT=76543210    ;XXXXXXXX=Non-Cacheable Address A25 to A18
  352.  
  353. ;**************************************************************
  354. INDEX=27    ;Non-Cacheable Block 3 Address/Size Register
  355. ;**************************************************************
  356.  
  357. BIT=7654    ;???
  358.     0000=Disabled
  359.     0001=16KB
  360.     0010=32KB
  361.     0011=64KB
  362.     0100=256KB
  363.     0110=512KB
  364.     0111=1MB
  365.     1000=2MB
  366.     1001=4MB
  367.     1010=8MB
  368.     1011=16MB
  369.     1100=32MB
  370.     1101=64MB
  371.  
  372. BIT=3210    ;NON-Cacheable Address A17 to A14
  373.  
  374. ;**************************************************************
  375.