home *** CD-ROM | disk | FTP | other *** search
/ Magazyn Enter 1999 January / enter_01_1999_2.iso / BIOS / ctchip34 / CX586.CFG < prev    next >
Text File  |  1995-10-02  |  4KB  |  108 lines
  1. ;********************************************
  2. ; Chipsatz-Konfiguration für Cyrix 5x86 (M1SC)
  3. ;********************************************
  4.  
  5. INDEXPORT=22h
  6. DATENPORT=23h
  7.  
  8. MACRO OPEN  = 22h:$C3, 23h:0001xxxx   ;; OPEN immer direct
  9. MACRO CLOSE = 22h:$C3, 23h:0000xxxx   ;; CLOSE immer direct
  10.  
  11. ;**********************************************************
  12. CR0        ; Prozessor Controll Register 0
  13. ;**********************************************************
  14. BIT=30     ; L1-Cache CD
  15.             0=enabled
  16.             1=freeze
  17. BIT=29     ; L1 Cache ND, may be locked by  C2h:2
  18.             0=Write Through
  19.             1=Write Back
  20. BIT=18    ;0/1 Alignment Check
  21. BIT=16    ;0/1 Write Protect
  22.  
  23. INDEX=C1h; Configuration Control Register 1
  24. Bit=7654 ; reserved
  25. Bit=3   ;0/1 MMAC   SMI-Service to Main Memory Access
  26. Bit=2   ;0/1 SMAC   SMM Access with /SMADS output aktive
  27. Bit=1   ;0/1 SMI    SMM, output pin /SMADS, input /SMI
  28. Bit=0   ;reserved
  29.  
  30. INDEX=C2h; Configuration Control Register 2
  31.  
  32. BIT=7   ;0/1 (SUSP)  Suspend Pins (/SUSP und /SUSPA)
  33. BIT=6   ;0/1 (BWRT)  Burst Write Cycles
  34. BIT=5   ;reserved
  35. BIT=4   ;0/1 (WT1)   Memory access to 640..1M always Write Thru
  36. BIT=3   ;0/1 (HALT)  Suspend on Halt
  37. BIT=2   ;0/1 (LOCK)  Prohibit Changing of the NW-Bit in CR0
  38. BIT=1   ;0/1 (WBAK)  Write Back Cache Interface Pins
  39. BIT=0   ;reserved
  40.  
  41. INDEX=C3h; Configuration Control Register 3
  42. BIT=7654   ;(MAPEN) Select active Config Register Set for D0h..FDh
  43.            0001=  Default
  44.            Else=  not Valid with current 5x86-Version
  45. BIT=3      ;0/1 (SMIAct) Intel compatible SMM (486SL)
  46. BIT=2      ;0/1 (LINBRST) linear address sequence for Burst Cycles
  47. BIT=1      ;0/1 (NMI) during SMM
  48. BIT=0      ;(SMI-LOCK)
  49.            0= disabled
  50.            1= CCR1 Bits 1,2,3,7  locked
  51.               CCR3 Bits 0,1      locked
  52.               SMAR-Bits          locked
  53.  
  54. INDEX=E8h; Configuration Control Register 4
  55. BIT=76     ; reserved
  56. BIT=5      ;0/1 (FP_FAST) Fast FPU exception reporting
  57. BIT=4      ;0/1 (DTE_EN)  Directory Table Entry Cache
  58. BIT=3      ;0/1 (MEM_BYP) memory bypassing
  59. BIT=210    ;I/O-Recovery Time
  60.             xxx=^dez (x) Bus clock cycles
  61.  
  62. INDEX=F0h;  Configuration Register
  63. BIT=7     ;1/0 Self-modifying code checking
  64. BIT=6543  ;Reserved
  65. BIT=2     ;CORE CLK
  66.            0=normal
  67.            1=1/2 external bus frequency, if bus is idle
  68. BIT=10    ;Clock Mode Core/bus
  69.  
  70. INDEX=20h; Chip Debug Register
  71. BIT=7     ;Load/Store ordering
  72.           0=weak
  73.           1=strong
  74. BIT=6     ;0/1 BTB Test Register
  75. BIT=5     ;reserved
  76. BIT=4     ;0/1 Reordering of locked misaligned loads
  77. BIT=3     ;0/1 All instructions stalled to serialize Pipeline
  78. BIT=2     ;0/1 Loopmode
  79. BIT=1     ;0/1 Branch Target Buffer
  80. BIT=0     ;0/1 Return Stack
  81.  
  82.  
  83. INDEX=CDh;    ;(SMAR) System Memory Address Register;
  84. BIT=7654321      ; A31 - A24 of SMM Address
  85.  
  86. INDEX=CEh;    ;(SMAR) System Memory Address Register;
  87. BIT=7654321      ; A23 - A16 of SMM Address
  88.  
  89. INDEX=CFh;    ;(SMAR) System Memory Address Register;
  90. BIT=7654        ; A15 - A12 of SMM Address
  91. BIT=3210        ; Size 4KB *2^n
  92.  
  93. INDEX=FEh     ;(DIR0) Device Identification
  94. BIT=76543210  ;
  95.               $1A      = cx486DX
  96.               $1D      = cx486DX/2
  97.               0010xxxx = Cyrix 5x86 (M1SC)
  98.               0011xxxx = Cyrix 6x86 (M1)
  99.               else     = unbekannter Prozessortyp
  100. INDEX=FFh    ; (DIR1) Device Identification 1
  101. BIT=7654     ; Revision Identification
  102. BIT=3210     ; Stepping Identification
  103.  
  104.  
  105. INDEX=60h    ; unknown Register
  106.  
  107. INDEX=61h    ; unknown Register
  108. ;********************************************************************