home *** CD-ROM | disk | FTP | other *** search
/ OpenStep 4.2J (Developer) / os42jdev.iso / NextDeveloper / Source / GNU / gcc / regclass.c < prev    next >
C/C++ Source or Header  |  1996-02-02  |  57KB  |  1,944 lines
  1. /* Compute register class preferences for pseudo-registers.
  2.    Copyright (C) 1987, 88, 91, 92, 93, 1994 Free Software Foundation, Inc.
  3.  
  4. This file is part of GNU CC.
  5.  
  6. GNU CC is free software; you can redistribute it and/or modify
  7. it under the terms of the GNU General Public License as published by
  8. the Free Software Foundation; either version 2, or (at your option)
  9. any later version.
  10.  
  11. GNU CC is distributed in the hope that it will be useful,
  12. but WITHOUT ANY WARRANTY; without even the implied warranty of
  13. MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14. GNU General Public License for more details.
  15.  
  16. You should have received a copy of the GNU General Public License
  17. along with GNU CC; see the file COPYING.  If not, write to
  18. the Free Software Foundation, 59 Temple Place - Suite 330,
  19. Boston, MA 02111-1307, USA.  */
  20.  
  21.  
  22. /* This file contains two passes of the compiler: reg_scan and reg_class.
  23.    It also defines some tables of information about the hardware registers
  24.    and a function init_reg_sets to initialize the tables.  */
  25.  
  26. #include "config.h"
  27. #include "rtl.h"
  28. #include "hard-reg-set.h"
  29. #include "flags.h"
  30. #include "basic-block.h"
  31. #include "regs.h"
  32. #include "insn-config.h"
  33. #include "recog.h"
  34. #include "reload.h"
  35. #include "real.h"
  36. #include "bytecode.h"
  37.  
  38. #ifndef REGISTER_MOVE_COST
  39. #define REGISTER_MOVE_COST(x, y) 2
  40. #endif
  41.  
  42. #ifndef MEMORY_MOVE_COST
  43. #define MEMORY_MOVE_COST(x) 4
  44. #endif
  45.  
  46. /* If we have auto-increment or auto-decrement and we can have secondary
  47.    reloads, we are not allowed to use classes requiring secondary
  48.    reloads for pseudos auto-incremented since reload can't handle it.  */
  49.  
  50. #ifdef AUTO_INC_DEC
  51. #if defined(SECONDARY_INPUT_RELOAD_CLASS) || defined(SECONDARY_OUTPUT_RELOAD_CLASS)
  52. #define FORBIDDEN_INC_DEC_CLASSES
  53. #endif
  54. #endif
  55.  
  56. /* Register tables used by many passes.  */
  57.  
  58. /* Indexed by hard register number, contains 1 for registers
  59.    that are fixed use (stack pointer, pc, frame pointer, etc.).
  60.    These are the registers that cannot be used to allocate
  61.    a pseudo reg whose life does not cross calls.  */
  62.  
  63. char fixed_regs[FIRST_PSEUDO_REGISTER];
  64.  
  65. /* Same info as a HARD_REG_SET.  */
  66.  
  67. HARD_REG_SET fixed_reg_set;
  68.  
  69. /* Data for initializing the above.  */
  70.  
  71. static char initial_fixed_regs[] = FIXED_REGISTERS;
  72.  
  73. /* Indexed by hard register number, contains 1 for registers
  74.    that are fixed use or are clobbered by function calls.
  75.    These are the registers that cannot be used to allocate
  76.    a pseudo reg whose life crosses calls.  */
  77.  
  78. char call_used_regs[FIRST_PSEUDO_REGISTER];
  79.  
  80. /* Same info as a HARD_REG_SET.  */
  81.  
  82. HARD_REG_SET call_used_reg_set;
  83.  
  84. /* Data for initializing the above.  */
  85.  
  86. static char initial_call_used_regs[] = CALL_USED_REGISTERS;
  87.   
  88. /* Indexed by hard register number, contains 1 for registers that are
  89.    fixed use -- i.e. in fixed_regs -- or a function value return register
  90.    or STRUCT_VALUE_REGNUM or STATIC_CHAIN_REGNUM.  These are the
  91.    registers that cannot hold quantities across calls even if we are
  92.    willing to save and restore them.  */
  93.  
  94. char call_fixed_regs[FIRST_PSEUDO_REGISTER];
  95.  
  96. /* The same info as a HARD_REG_SET.  */
  97.  
  98. HARD_REG_SET call_fixed_reg_set;
  99.  
  100. /* Number of non-fixed registers.  */
  101.  
  102. int n_non_fixed_regs;
  103.  
  104. /* Indexed by hard register number, contains 1 for registers
  105.    that are being used for global register decls.
  106.    These must be exempt from ordinary flow analysis
  107.    and are also considered fixed.  */
  108.  
  109. char global_regs[FIRST_PSEUDO_REGISTER];
  110.   
  111. /* Table of register numbers in the order in which to try to use them.  */
  112. #ifdef REG_ALLOC_ORDER
  113. int reg_alloc_order[FIRST_PSEUDO_REGISTER] = REG_ALLOC_ORDER;
  114. #endif
  115.  
  116. /* For each reg class, a HARD_REG_SET saying which registers are in it.  */
  117.  
  118. HARD_REG_SET reg_class_contents[N_REG_CLASSES];
  119.  
  120. /* The same information, but as an array of unsigned ints.  We copy from
  121.    these unsigned ints to the table above.  We do this so the tm.h files
  122.    do not have to be aware of the wordsize for machines with <= 64 regs.  */
  123.  
  124. #define N_REG_INTS  \
  125.   ((FIRST_PSEUDO_REGISTER + (HOST_BITS_PER_INT - 1)) / HOST_BITS_PER_INT)
  126.  
  127. static unsigned int_reg_class_contents[N_REG_CLASSES][N_REG_INTS] 
  128.   = REG_CLASS_CONTENTS;
  129.  
  130. /* For each reg class, number of regs it contains.  */
  131.  
  132. int reg_class_size[N_REG_CLASSES];
  133.  
  134. /* For each reg class, table listing all the containing classes.  */
  135.  
  136. enum reg_class reg_class_superclasses[N_REG_CLASSES][N_REG_CLASSES];
  137.  
  138. /* For each reg class, table listing all the classes contained in it.  */
  139.  
  140. enum reg_class reg_class_subclasses[N_REG_CLASSES][N_REG_CLASSES];
  141.  
  142. /* For each pair of reg classes,
  143.    a largest reg class contained in their union.  */
  144.  
  145. enum reg_class reg_class_subunion[N_REG_CLASSES][N_REG_CLASSES];
  146.  
  147. /* For each pair of reg classes,
  148.    the smallest reg class containing their union.  */
  149.  
  150. enum reg_class reg_class_superunion[N_REG_CLASSES][N_REG_CLASSES];
  151.  
  152. /* Array containing all of the register names */
  153.  
  154. char *reg_names[] = REGISTER_NAMES;
  155.  
  156. /* For each hard register, the widest mode object that it can contain.
  157.    This will be a MODE_INT mode if the register can hold integers.  Otherwise
  158.    it will be a MODE_FLOAT or a MODE_CC mode, whichever is valid for the
  159.    register.  */
  160.  
  161. enum machine_mode reg_raw_mode[FIRST_PSEUDO_REGISTER];
  162.  
  163. /* Indexed by n, gives number of times (REG n) is set or clobbered.
  164.    This information remains valid for the rest of the compilation
  165.    of the current function; it is used to control register allocation.
  166.  
  167.    This information applies to both hard registers and pseudo registers,
  168.    unlike much of the information above.  */
  169.  
  170. short *reg_n_sets;
  171.  
  172. /* Maximum cost of moving from a register in one class to a register in
  173.    another class.  Based on REGISTER_MOVE_COST.  */
  174.  
  175. static int move_cost[N_REG_CLASSES][N_REG_CLASSES];
  176.  
  177. /* Similar, but here we don't have to move if the first index is a subset
  178.    of the second so in that case the cost is zero.  */
  179.  
  180. static int may_move_cost[N_REG_CLASSES][N_REG_CLASSES];
  181.  
  182. #ifdef FORBIDDEN_INC_DEC_CLASSES
  183.  
  184. /* These are the classes that regs which are auto-incremented or decremented
  185.    cannot be put in.  */
  186.  
  187. static int forbidden_inc_dec_class[N_REG_CLASSES];
  188.  
  189. /* Indexed by n, is non-zero if (REG n) is used in an auto-inc or auto-dec
  190.    context.  */
  191.  
  192. static char *in_inc_dec;
  193.  
  194. #endif /* FORBIDDEN_INC_DEC_CLASSES */
  195.  
  196. /* Function called only once to initialize the above data on reg usage.
  197.    Once this is done, various switches may override.  */
  198.  
  199. void
  200. init_reg_sets ()
  201. {
  202.   register int i, j;
  203.  
  204.   /* First copy the register information from the initial int form into
  205.      the regsets.  */
  206.  
  207.   for (i = 0; i < N_REG_CLASSES; i++)
  208.     {
  209.       CLEAR_HARD_REG_SET (reg_class_contents[i]);
  210.  
  211.       for (j = 0; j < FIRST_PSEUDO_REGISTER; j++)
  212.     if (int_reg_class_contents[i][j / HOST_BITS_PER_INT]
  213.         & ((unsigned) 1 << (j % HOST_BITS_PER_INT)))
  214.       SET_HARD_REG_BIT (reg_class_contents[i], j);
  215.     }
  216.  
  217.   bcopy (initial_fixed_regs, fixed_regs, sizeof fixed_regs);
  218.   bcopy (initial_call_used_regs, call_used_regs, sizeof call_used_regs);
  219.   bzero (global_regs, sizeof global_regs);
  220.  
  221.   /* Compute number of hard regs in each class.  */
  222.  
  223.   bzero ((char *) reg_class_size, sizeof reg_class_size);
  224.   for (i = 0; i < N_REG_CLASSES; i++)
  225.     for (j = 0; j < FIRST_PSEUDO_REGISTER; j++)
  226.       if (TEST_HARD_REG_BIT (reg_class_contents[i], j))
  227.     reg_class_size[i]++;
  228.  
  229.   /* Initialize the table of subunions.
  230.      reg_class_subunion[I][J] gets the largest-numbered reg-class
  231.      that is contained in the union of classes I and J.  */
  232.  
  233.   for (i = 0; i < N_REG_CLASSES; i++)
  234.     {
  235.       for (j = 0; j < N_REG_CLASSES; j++)
  236.     {
  237. #ifdef HARD_REG_SET
  238.       register        /* Declare it register if it's a scalar.  */
  239. #endif
  240.         HARD_REG_SET c;
  241.       register int k;
  242.  
  243.       COPY_HARD_REG_SET (c, reg_class_contents[i]);
  244.       IOR_HARD_REG_SET (c, reg_class_contents[j]);
  245.       for (k = 0; k < N_REG_CLASSES; k++)
  246.         {
  247.           GO_IF_HARD_REG_SUBSET (reg_class_contents[k], c,
  248.                      subclass1);
  249.           continue;
  250.  
  251.         subclass1:
  252.           /* keep the largest subclass */        /* SPEE 900308 */
  253.           GO_IF_HARD_REG_SUBSET (reg_class_contents[k],
  254.                      reg_class_contents[(int) reg_class_subunion[i][j]],
  255.                      subclass2);
  256.           reg_class_subunion[i][j] = (enum reg_class) k;
  257.         subclass2:
  258.           ;
  259.         }
  260.     }
  261.     }
  262.  
  263.   /* Initialize the table of superunions.
  264.      reg_class_superunion[I][J] gets the smallest-numbered reg-class
  265.      containing the union of classes I and J.  */
  266.  
  267.   for (i = 0; i < N_REG_CLASSES; i++)
  268.     {
  269.       for (j = 0; j < N_REG_CLASSES; j++)
  270.     {
  271. #ifdef HARD_REG_SET
  272.       register        /* Declare it register if it's a scalar.  */
  273. #endif
  274.         HARD_REG_SET c;
  275.       register int k;
  276.  
  277.       COPY_HARD_REG_SET (c, reg_class_contents[i]);
  278.       IOR_HARD_REG_SET (c, reg_class_contents[j]);
  279.       for (k = 0; k < N_REG_CLASSES; k++)
  280.         GO_IF_HARD_REG_SUBSET (c, reg_class_contents[k], superclass);
  281.  
  282.     superclass:
  283.       reg_class_superunion[i][j] = (enum reg_class) k;
  284.     }
  285.     }
  286.  
  287.   /* Initialize the tables of subclasses and superclasses of each reg class.
  288.      First clear the whole table, then add the elements as they are found.  */
  289.  
  290.   for (i = 0; i < N_REG_CLASSES; i++)
  291.     {
  292.       for (j = 0; j < N_REG_CLASSES; j++)
  293.     {
  294.       reg_class_superclasses[i][j] = LIM_REG_CLASSES;
  295.       reg_class_subclasses[i][j] = LIM_REG_CLASSES;
  296.     }
  297.     }
  298.  
  299.   for (i = 0; i < N_REG_CLASSES; i++)
  300.     {
  301.       if (i == (int) NO_REGS)
  302.     continue;
  303.  
  304.       for (j = i + 1; j < N_REG_CLASSES; j++)
  305.     {
  306.       enum reg_class *p;
  307.  
  308.       GO_IF_HARD_REG_SUBSET (reg_class_contents[i], reg_class_contents[j],
  309.                  subclass);
  310.       continue;
  311.     subclass:
  312.       /* Reg class I is a subclass of J.
  313.          Add J to the table of superclasses of I.  */
  314.       p = ®_class_superclasses[i][0];
  315.       while (*p != LIM_REG_CLASSES) p++;
  316.       *p = (enum reg_class) j;
  317.       /* Add I to the table of superclasses of J.  */
  318.       p = ®_class_subclasses[j][0];
  319.       while (*p != LIM_REG_CLASSES) p++;
  320.       *p = (enum reg_class) i;
  321.     }
  322.     }
  323.  
  324.   /* Initialize the move cost table.  Find every subset of each class
  325.      and take the maximum cost of moving any subset to any other.  */
  326.  
  327.   for (i = 0; i < N_REG_CLASSES; i++)
  328.     for (j = 0; j < N_REG_CLASSES; j++)
  329.       {
  330.     int cost = i == j ? 2 : REGISTER_MOVE_COST (i, j);
  331.     enum reg_class *p1, *p2;
  332.  
  333.     for (p2 = ®_class_subclasses[j][0]; *p2 != LIM_REG_CLASSES; p2++)
  334.       if (*p2 != i)
  335.         cost = MAX (cost, REGISTER_MOVE_COST (i, *p2));
  336.  
  337.     for (p1 = ®_class_subclasses[i][0]; *p1 != LIM_REG_CLASSES; p1++)
  338.       {
  339.         if (*p1 != j)
  340.           cost = MAX (cost, REGISTER_MOVE_COST (*p1, j));
  341.  
  342.         for (p2 = ®_class_subclasses[j][0];
  343.          *p2 != LIM_REG_CLASSES; p2++)
  344.           if (*p1 != *p2)
  345.         cost = MAX (cost, REGISTER_MOVE_COST (*p1, *p2));
  346.       }
  347.  
  348.     move_cost[i][j] = cost;
  349.  
  350.     if (reg_class_subset_p (i, j))
  351.       cost = 0;
  352.  
  353.     may_move_cost[i][j] = cost;
  354.       }
  355. }
  356.  
  357. /* After switches have been processed, which perhaps alter
  358.    `fixed_regs' and `call_used_regs', convert them to HARD_REG_SETs.  */
  359.  
  360. #ifndef MACHO_PIC
  361. static
  362. #endif
  363. void
  364. init_reg_sets_1 ()
  365. {
  366.   register int i;
  367.  
  368.   /* This macro allows the fixed or call-used registers
  369.      to depend on target flags.  */
  370.  
  371. #ifdef CONDITIONAL_REGISTER_USAGE
  372.   CONDITIONAL_REGISTER_USAGE;
  373. #endif
  374.  
  375. #ifdef MACHO_PIC
  376.   for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
  377.     if (global_regs[i])
  378.       {
  379.     if (call_used_regs[i] && ! fixed_regs[i])
  380.         warning ("call-clobbered register used for global register variable");
  381.     fixed_regs[i] = 1;
  382.     /* Prevent saving/restoring of this reg.  */
  383.     call_used_regs[i] = 1;
  384.       }
  385. #endif
  386.  
  387.   /* Initialize "constant" tables.  */
  388.  
  389.   CLEAR_HARD_REG_SET (fixed_reg_set);
  390.   CLEAR_HARD_REG_SET (call_used_reg_set);
  391.   CLEAR_HARD_REG_SET (call_fixed_reg_set);
  392.  
  393.   bcopy (fixed_regs, call_fixed_regs, sizeof call_fixed_regs);
  394.  
  395.   n_non_fixed_regs = 0;
  396.  
  397.   for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
  398.     {
  399.       if (fixed_regs[i])
  400.     SET_HARD_REG_BIT (fixed_reg_set, i);
  401.       else
  402.     n_non_fixed_regs++;
  403.  
  404.       if (call_used_regs[i])
  405.     SET_HARD_REG_BIT (call_used_reg_set, i);
  406.       if (call_fixed_regs[i])
  407.     SET_HARD_REG_BIT (call_fixed_reg_set, i);
  408.     }
  409. }
  410.  
  411. /* Compute the table of register modes.
  412.    These values are used to record death information for individual registers
  413.    (as opposed to a multi-register mode).  */
  414.  
  415. static void
  416. init_reg_modes ()
  417. {
  418.   register int i;
  419.  
  420.   for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
  421.     {
  422.       reg_raw_mode[i] = choose_hard_reg_mode (i, 1);
  423.  
  424.       /* If we couldn't find a valid mode, fall back to `word_mode'.
  425.      ??? We assume `word_mode' has already been initialized.
  426.          ??? One situation in which we need to do this is on the mips where
  427.      HARD_REGNO_NREGS (fpreg, [SD]Fmode) returns 2.  Ideally we'd like
  428.      to use DF mode for the even registers and VOIDmode for the odd
  429.      (for the cpu models where the odd ones are inaccessible).  */
  430.       if (reg_raw_mode[i] == VOIDmode)
  431.     reg_raw_mode[i] = word_mode;
  432.     }
  433. }
  434.  
  435. /* Finish initializing the register sets and
  436.    initialize the register modes.  */
  437.  
  438. void
  439. init_regs ()
  440. {
  441.   /* This finishes what was started by init_reg_sets, but couldn't be done
  442.      until after register usage was specified.  */
  443.   if (!output_bytecode)
  444.     init_reg_sets_1 ();
  445.  
  446.   init_reg_modes ();
  447. }
  448.  
  449. /* Return a machine mode that is legitimate for hard reg REGNO and large
  450.    enough to save nregs.  If we can't find one, return VOIDmode.  */
  451.  
  452. enum machine_mode
  453. choose_hard_reg_mode (regno, nregs)
  454.      int regno;
  455.      int nregs;
  456. {
  457.   enum machine_mode found_mode = VOIDmode, mode;
  458.  
  459.   /* We first look for the largest integer mode that can be validly
  460.      held in REGNO.  If none, we look for the largest floating-point mode.
  461.      If we still didn't find a valid mode, try CCmode.  */
  462.  
  463.   for (mode = GET_CLASS_NARROWEST_MODE (MODE_INT);
  464.        mode != VOIDmode;
  465.        mode = GET_MODE_WIDER_MODE (mode))
  466.     if (HARD_REGNO_NREGS (regno, mode) == nregs
  467.     && HARD_REGNO_MODE_OK (regno, mode))
  468.       found_mode = mode;
  469.  
  470.   if (found_mode != VOIDmode)
  471.     return found_mode;
  472.  
  473.   for (mode = GET_CLASS_NARROWEST_MODE (MODE_FLOAT);
  474.        mode != VOIDmode;
  475.        mode = GET_MODE_WIDER_MODE (mode))
  476.     if (HARD_REGNO_NREGS (regno, mode) == nregs
  477.     && HARD_REGNO_MODE_OK (regno, mode))
  478.       found_mode = mode;
  479.  
  480.   if (found_mode != VOIDmode)
  481.     return found_mode;
  482.  
  483.   if (HARD_REGNO_NREGS (regno, CCmode) == nregs
  484.       && HARD_REGNO_MODE_OK (regno, CCmode))
  485.     return CCmode;
  486.  
  487.   /* We can't find a mode valid for this register.  */
  488.   return VOIDmode;
  489. }
  490.  
  491. /* Specify the usage characteristics of the register named NAME.
  492.    It should be a fixed register if FIXED and a
  493.    call-used register if CALL_USED.  */
  494.  
  495. void
  496. fix_register (name, fixed, call_used)
  497.      char *name;
  498.      int fixed, call_used;
  499. {
  500.   int i;
  501.  
  502.   if (output_bytecode)
  503.     {
  504.       warning ("request to mark `%s' as %s ignored by bytecode compiler",
  505.            name, call_used ? "call-used" : "fixed");
  506.       return;
  507.     }
  508.  
  509.   /* Decode the name and update the primary form of
  510.      the register info.  */
  511.  
  512.   if ((i = decode_reg_name (name)) >= 0)
  513.     {
  514.       fixed_regs[i] = fixed;
  515.       call_used_regs[i] = call_used;
  516.     }
  517.   else
  518.     {
  519.       warning ("unknown register name: %s", name);
  520.     }
  521. }
  522.  
  523. #ifndef MACHO_PIC
  524. /* Mark register number I as global.  */
  525.  
  526. void
  527. globalize_reg (i)
  528.      int i;
  529. {
  530.   if (global_regs[i])
  531.     {
  532.       warning ("register used for two global register variables");
  533.       return;
  534.     }
  535.  
  536.   if (call_used_regs[i] && ! fixed_regs[i])
  537.     warning ("call-clobbered register used for global register variable");
  538.  
  539.   global_regs[i] = 1;
  540.  
  541.   /* If already fixed, nothing else to do.  */
  542.   if (fixed_regs[i])
  543.     return;
  544.  
  545.   fixed_regs[i] = call_used_regs[i] = call_fixed_regs[i] = 1;
  546.   n_non_fixed_regs--;
  547.  
  548.   SET_HARD_REG_BIT (fixed_reg_set, i);
  549.   SET_HARD_REG_BIT (call_used_reg_set, i);
  550.   SET_HARD_REG_BIT (call_fixed_reg_set, i);
  551. }
  552. #endif /* MACHO_PIC */
  553.  
  554. /* Now the data and code for the `regclass' pass, which happens
  555.    just before local-alloc.  */
  556.  
  557. /* The `costs' struct records the cost of using a hard register of each class
  558.    and of using memory for each pseudo.  We use this data to set up
  559.    register class preferences.  */
  560.  
  561. struct costs
  562. {
  563.   int cost[N_REG_CLASSES];
  564.   int mem_cost;
  565. };
  566.  
  567. /* Record the cost of each class for each pseudo.  */
  568.  
  569. static struct costs *costs;
  570.  
  571. /* Record the same data by operand number, accumulated for each alternative
  572.    in an insn.  The contribution to a pseudo is that of the minimum-cost
  573.    alternative.  */
  574.  
  575. static struct costs op_costs[MAX_RECOG_OPERANDS];
  576.  
  577. /* (enum reg_class) prefclass[R] is the preferred class for pseudo number R.
  578.    This is available after `regclass' is run.  */
  579.  
  580. static char *prefclass;
  581.  
  582. /* altclass[R] is a register class that we should use for allocating
  583.    pseudo number R if no register in the preferred class is available.
  584.    If no register in this class is available, memory is preferred.
  585.  
  586.    It might appear to be more general to have a bitmask of classes here,
  587.    but since it is recommended that there be a class corresponding to the
  588.    union of most major pair of classes, that generality is not required. 
  589.  
  590.    This is available after `regclass' is run.  */
  591.  
  592. static char *altclass;
  593.  
  594. /* Record the depth of loops that we are in.  */
  595.  
  596. static int loop_depth;
  597.  
  598. /* Account for the fact that insns within a loop are executed very commonly,
  599.    but don't keep doing this as loops go too deep.  */
  600.  
  601. static int loop_cost;
  602.  
  603. static void record_reg_classes    PROTO((int, int, rtx *, enum machine_mode *,
  604.                        char **, rtx));
  605. static int copy_cost        PROTO((rtx, enum machine_mode, 
  606.                        enum reg_class, int));
  607. static void record_address_regs    PROTO((rtx, enum reg_class, int));
  608. static auto_inc_dec_reg_p    PROTO((rtx, enum machine_mode));
  609. static void reg_scan_mark_refs    PROTO((rtx, rtx, int));
  610.  
  611. /* Return the reg_class in which pseudo reg number REGNO is best allocated.
  612.    This function is sometimes called before the info has been computed.
  613.    When that happens, just return GENERAL_REGS, which is innocuous.  */
  614.  
  615. enum reg_class
  616. reg_preferred_class (regno)
  617.      int regno;
  618. {
  619.   if (prefclass == 0)
  620.     return GENERAL_REGS;
  621.   return (enum reg_class) prefclass[regno];
  622. }
  623.  
  624. enum reg_class
  625. reg_alternate_class (regno)
  626. {
  627.   if (prefclass == 0)
  628.     return ALL_REGS;
  629.  
  630.   return (enum reg_class) altclass[regno];
  631. }
  632.  
  633. /* This prevents dump_flow_info from losing if called
  634.    before regclass is run.  */
  635.  
  636. void
  637. regclass_init ()
  638. {
  639.   prefclass = 0;
  640. }
  641.  
  642. /* This is a pass of the compiler that scans all instructions
  643.    and calculates the preferred class for each pseudo-register.
  644.    This information can be accessed later by calling `reg_preferred_class'.
  645.    This pass comes just before local register allocation.  */
  646.  
  647. void
  648. regclass (f, nregs)
  649.      rtx f;
  650.      int nregs;
  651. {
  652. #ifdef REGISTER_CONSTRAINTS
  653.   register rtx insn;
  654.   register int i, j;
  655.   struct costs init_cost;
  656.   rtx set;
  657.   int pass;
  658. #ifdef FORBIDDEN_INC_DEC_CLASSES
  659. #if defined (hppa) && !defined (NEXT_PDO)
  660.   static int init_forbidden  = FALSE;
  661. #endif
  662. #endif
  663.  
  664.   init_recog ();
  665.  
  666.   costs = (struct costs *) alloca (nregs * sizeof (struct costs));
  667.  
  668. #ifdef FORBIDDEN_INC_DEC_CLASSES
  669.  
  670.   in_inc_dec = (char *) alloca (nregs);
  671.  
  672.   /* The code below should only have to be executed once for a given
  673.      architecture, since the allowed registers for autoincrement and
  674.      autodecrement never change.
  675.   
  676.      In theory, the code below initializes forbidden_inc_dec, setting
  677.      a flag for those registers that cannot be used in an autoincrement
  678.      or autodecrement operation (for example, floating point registers).
  679.      However, it appears that, at least for some architectures like HP,
  680.      secondary_reload_class always returns NO_REGS and the contents of
  681.      forbidden_inc_dec is always zero.  So the code below is useless.
  682.      For the HP instruction set, this is a real problem, since this code
  683.      consumes at least 15% of the compile time.  For HP-PA this code is
  684.      executed only once per function.
  685.    */
  686. #if defined (hppa) && !defined (NEXT_PDO)
  687.   if (! init_forbidden ) {
  688.     init_forbidden  = TRUE;
  689. #endif
  690.   /* Initialize information about which register classes can be used for
  691.      pseudos that are auto-incremented or auto-decremented.  It would
  692.      seem better to put this in init_reg_sets, but we need to be able
  693.      to allocate rtx, which we can't do that early.  */
  694.  
  695.   for (i = 0; i < N_REG_CLASSES; i++)
  696.     {
  697.       rtx r = gen_rtx (REG, VOIDmode, 0);
  698.       enum machine_mode m;
  699.  
  700.       for (j = 0; j < FIRST_PSEUDO_REGISTER; j++)
  701.     if (TEST_HARD_REG_BIT (reg_class_contents[i], j))
  702.       {
  703.         REGNO (r) = j;
  704.  
  705.         for (m = VOIDmode; (int) m < (int) MAX_MACHINE_MODE;
  706.          m = (enum machine_mode) ((int) m + 1))
  707.           if (HARD_REGNO_MODE_OK (j, m))
  708.         {
  709.           PUT_MODE (r, m);
  710.  
  711.           /* If a register is not directly suitable for an
  712.              auto-increment or decrement addressing mode and
  713.              requires secondary reloads, disallow its class from
  714.              being used in such addresses.  */
  715.  
  716.           if ((0
  717. #ifdef SECONDARY_INPUT_RELOAD_CLASS
  718.                || (SECONDARY_INPUT_RELOAD_CLASS (BASE_REG_CLASS, m, r)
  719.                != NO_REGS)
  720. #endif
  721. #ifdef SECONDARY_OUTPUT_RELOAD_CLASS
  722.                || (SECONDARY_OUTPUT_RELOAD_CLASS (BASE_REG_CLASS, m, r)
  723.                != NO_REGS)
  724. #endif
  725.                )
  726.               && ! auto_inc_dec_reg_p (r, m))
  727.             forbidden_inc_dec_class[i] = 1;
  728.         }
  729.       }
  730.     }
  731. #if defined (hppa) && !defined (NEXT_PDO)
  732.   }
  733. #endif
  734. #endif /* FORBIDDEN_INC_DEC_CLASSES */
  735.  
  736.   init_cost.mem_cost = 10000;
  737.   for (i = 0; i < N_REG_CLASSES; i++)
  738.     init_cost.cost[i] = 10000;
  739.  
  740.   /* Normally we scan the insns once and determine the best class to use for
  741.      each register.  However, if -fexpensive_optimizations are on, we do so
  742.      twice, the second time using the tentative best classes to guide the
  743.      selection.  */
  744.  
  745.   for (pass = 0; pass <= flag_expensive_optimizations; pass++)
  746.     {
  747.       /* Zero out our accumulation of the cost of each class for each reg.  */
  748.  
  749.       bzero ((char *) costs, nregs * sizeof (struct costs));
  750.  
  751. #ifdef FORBIDDEN_INC_DEC_CLASSES
  752.       bzero (in_inc_dec, nregs);
  753. #endif
  754.  
  755.       loop_depth = 0, loop_cost = 1;
  756.  
  757.       /* Scan the instructions and record each time it would
  758.      save code to put a certain register in a certain class.  */
  759.  
  760.       for (insn = f; insn; insn = NEXT_INSN (insn))
  761.     {
  762.       char *constraints[MAX_RECOG_OPERANDS];
  763.       enum machine_mode modes[MAX_RECOG_OPERANDS];
  764.       int nalternatives;
  765.       int noperands;
  766.  
  767.       /* Show that an insn inside a loop is likely to be executed three
  768.          times more than insns outside a loop.  This is much more aggressive
  769.          than the assumptions made elsewhere and is being tried as an
  770.          experiment.  */
  771.  
  772.       if (GET_CODE (insn) == NOTE
  773.           && NOTE_LINE_NUMBER (insn) == NOTE_INSN_LOOP_BEG)
  774.         loop_depth++, loop_cost = 1 << (2 * MIN (loop_depth, 5));
  775.       else if (GET_CODE (insn) == NOTE
  776.            && NOTE_LINE_NUMBER (insn) == NOTE_INSN_LOOP_END)
  777.         loop_depth--, loop_cost = 1 << (2 * MIN (loop_depth, 5));
  778.  
  779.       else if ((GET_CODE (insn) == INSN
  780.             && GET_CODE (PATTERN (insn)) != USE
  781.             && GET_CODE (PATTERN (insn)) != CLOBBER
  782.             && GET_CODE (PATTERN (insn)) != ASM_INPUT)
  783.            || (GET_CODE (insn) == JUMP_INSN
  784.                && GET_CODE (PATTERN (insn)) != ADDR_VEC
  785.                && GET_CODE (PATTERN (insn)) != ADDR_DIFF_VEC)
  786.            || GET_CODE (insn) == CALL_INSN)
  787.         {
  788.           if (GET_CODE (insn) == INSN
  789.           && (noperands = asm_noperands (PATTERN (insn))) >= 0)
  790.         {
  791.           decode_asm_operands (PATTERN (insn), recog_operand, NULL_PTR,
  792.                        constraints, modes);
  793.           nalternatives = (noperands == 0 ? 0
  794.                    : n_occurrences (',', constraints[0]) + 1);
  795.         }
  796.           else
  797.         {
  798.           int insn_code_number = recog_memoized (insn);
  799.           rtx note;
  800.  
  801.           set = single_set (insn);
  802.           insn_extract (insn);
  803.  
  804.           nalternatives = insn_n_alternatives[insn_code_number];
  805.           noperands = insn_n_operands[insn_code_number];
  806.  
  807.           /* If this insn loads a parameter from its stack slot, then
  808.              it represents a savings, rather than a cost, if the
  809.              parameter is stored in memory.  Record this fact.  */
  810.  
  811.           if (set != 0 && GET_CODE (SET_DEST (set)) == REG
  812.               && GET_CODE (SET_SRC (set)) == MEM
  813.               && (note = find_reg_note (insn, REG_EQUIV,
  814.                         NULL_RTX)) != 0
  815.               && GET_CODE (XEXP (note, 0)) == MEM)
  816.             {
  817.               costs[REGNO (SET_DEST (set))].mem_cost
  818.             -= (MEMORY_MOVE_COST (GET_MODE (SET_DEST (set)))
  819.                 * loop_cost);
  820.               record_address_regs (XEXP (SET_SRC (set), 0),
  821.                        BASE_REG_CLASS, loop_cost * 2);
  822.               continue;
  823.             }
  824.           
  825.           /* Improve handling of two-address insns such as
  826.              (set X (ashift CONST Y)) where CONST must be made to
  827.              match X. Change it into two insns: (set X CONST)
  828.              (set X (ashift X Y)).  If we left this for reloading, it
  829.              would probably get three insns because X and Y might go
  830.              in the same place. This prevents X and Y from receiving
  831.              the same hard reg.
  832.  
  833.              We can only do this if the modes of operands 0 and 1
  834.              (which might not be the same) are tieable and we only need
  835.              do this during our first pass.  */
  836.  
  837.           if (pass == 0 && optimize
  838.               && noperands >= 3
  839.               && insn_operand_constraint[insn_code_number][1][0] == '0'
  840.               && insn_operand_constraint[insn_code_number][1][1] == 0
  841.               && CONSTANT_P (recog_operand[1])
  842.               && ! rtx_equal_p (recog_operand[0], recog_operand[1])
  843.               && ! rtx_equal_p (recog_operand[0], recog_operand[2])
  844.               && GET_CODE (recog_operand[0]) == REG
  845.               && MODES_TIEABLE_P (GET_MODE (recog_operand[0]),
  846.                       insn_operand_mode[insn_code_number][1]))
  847.             {
  848.               rtx previnsn = prev_real_insn (insn);
  849.               rtx dest
  850.             = gen_lowpart (insn_operand_mode[insn_code_number][1],
  851.                        recog_operand[0]);
  852.               rtx newinsn
  853.             = emit_insn_before (gen_move_insn (dest,
  854.                                recog_operand[1]),
  855.                         insn);
  856.  
  857.               /* If this insn was the start of a basic block,
  858.              include the new insn in that block.
  859.              We need not check for code_label here;
  860.              while a basic block can start with a code_label,
  861.              INSN could not be at the beginning of that block.  */
  862.               if (previnsn == 0 || GET_CODE (previnsn) == JUMP_INSN)
  863.             {
  864.               int b;
  865.               for (b = 0; b < n_basic_blocks; b++)
  866.                 if (insn == basic_block_head[b])
  867.                   basic_block_head[b] = newinsn;
  868.             }
  869.  
  870.               /* This makes one more setting of new insns's dest. */
  871.               reg_n_sets[REGNO (recog_operand[0])]++;
  872.  
  873.               *recog_operand_loc[1] = recog_operand[0];
  874.               for (i = insn_n_dups[insn_code_number] - 1; i >= 0; i--)
  875.             if (recog_dup_num[i] == 1)
  876.               *recog_dup_loc[i] = recog_operand[0];
  877.  
  878.               insn = PREV_INSN (newinsn);
  879.               continue;
  880.             }
  881.  
  882.           for (i = 0; i < noperands; i++)
  883.             {
  884.               constraints[i]
  885.             = insn_operand_constraint[insn_code_number][i];
  886.               modes[i] = insn_operand_mode[insn_code_number][i];
  887.             }
  888.         }
  889.  
  890.           /* If we get here, we are set up to record the costs of all the
  891.          operands for this insn.  Start by initializing the costs.
  892.          Then handle any address registers.  Finally record the desired
  893.          classes for any pseudos, doing it twice if some pair of
  894.          operands are commutative.  */
  895.          
  896.           for (i = 0; i < noperands; i++)
  897.         {
  898.           op_costs[i] = init_cost;
  899.  
  900.           if (GET_CODE (recog_operand[i]) == SUBREG)
  901.             recog_operand[i] = SUBREG_REG (recog_operand[i]);
  902.  
  903.           if (GET_CODE (recog_operand[i]) == MEM)
  904.             record_address_regs (XEXP (recog_operand[i], 0),
  905.                      BASE_REG_CLASS, loop_cost * 2);
  906.           else if (constraints[i][0] == 'p')
  907.             record_address_regs (recog_operand[i],
  908.                      BASE_REG_CLASS, loop_cost * 2);
  909.         }
  910.  
  911.           /* Check for commutative in a separate loop so everything will
  912.          have been initialized.  We must do this even if one operand
  913.          is a constant--see addsi3 in m68k.md.  */
  914.           
  915.           for (i = 0; i < noperands - 1; i++)
  916.         if (constraints[i][0] == '%')
  917.           {
  918.             char *xconstraints[MAX_RECOG_OPERANDS];
  919.             int j;
  920.  
  921.             /* Handle commutative operands by swapping the constraints.
  922.                We assume the modes are the same.  */
  923.  
  924.             for (j = 0; j < noperands; j++)
  925.               xconstraints[j] = constraints[j];
  926.  
  927.             xconstraints[i] = constraints[i+1];
  928.             xconstraints[i+1] = constraints[i];
  929.             record_reg_classes (nalternatives, noperands,
  930.                     recog_operand, modes, xconstraints,
  931.                     insn);
  932.           }
  933.  
  934.           record_reg_classes (nalternatives, noperands, recog_operand,
  935.                   modes, constraints, insn);
  936.  
  937.           /* Now add the cost for each operand to the total costs for
  938.          its register.  */
  939.  
  940.           for (i = 0; i < noperands; i++)
  941.         if (GET_CODE (recog_operand[i]) == REG
  942.             && REGNO (recog_operand[i]) >= FIRST_PSEUDO_REGISTER)
  943.           {
  944.             int regno = REGNO (recog_operand[i]);
  945.             struct costs *p = &costs[regno], *q = &op_costs[i];
  946.  
  947.             p->mem_cost += q->mem_cost * loop_cost;
  948.             for (j = 0; j < N_REG_CLASSES; j++)
  949.               p->cost[j] += q->cost[j] * loop_cost;
  950.           }
  951.         }
  952.     }
  953.  
  954.       /* Now for each register look at how desirable each class is
  955.      and find which class is preferred.  Store that in
  956.      `prefclass[REGNO]'.  Record in `altclass[REGNO]' the largest register
  957.      class any of whose registers is better than memory.  */
  958.     
  959.       if (pass == 0)
  960.     {
  961.       prefclass = (char *) oballoc (nregs);
  962.       altclass = (char *) oballoc (nregs);
  963.     }
  964.  
  965.       for (i = FIRST_PSEUDO_REGISTER; i < nregs; i++)
  966.     {
  967.       register int best_cost = (1 << (HOST_BITS_PER_INT - 2)) - 1;
  968.       enum reg_class best = ALL_REGS, alt = NO_REGS;
  969.       /* This is an enum reg_class, but we call it an int
  970.          to save lots of casts.  */
  971.       register int class;
  972.       register struct costs *p = &costs[i];
  973.  
  974.       for (class = (int) ALL_REGS - 1; class > 0; class--)
  975.         {
  976.           /* Ignore classes that are too small for this operand or
  977.          invalid for a operand that was auto-incremented.  */
  978.           if (CLASS_MAX_NREGS (class, PSEUDO_REGNO_MODE (i))
  979.           > reg_class_size[class]
  980. #ifdef FORBIDDEN_INC_DEC_CLASSES
  981.           || (in_inc_dec[i] && forbidden_inc_dec_class[class])
  982. #endif
  983.           )
  984.         ;
  985.           else if (p->cost[class] < best_cost)
  986.         {
  987.           best_cost = p->cost[class];
  988.           best = (enum reg_class) class;
  989.         }
  990.           else if (p->cost[class] == best_cost)
  991.         best = reg_class_subunion[(int)best][class];
  992.         }
  993.  
  994.       /* Record the alternate register class; i.e., a class for which
  995.          every register in it is better than using memory.  If adding a
  996.          class would make a smaller class (i.e., no union of just those
  997.          classes exists), skip that class.  The major unions of classes
  998.          should be provided as a register class.  Don't do this if we
  999.          will be doing it again later.  */
  1000.  
  1001.       if (pass == 1 || ! flag_expensive_optimizations)
  1002.         for (class = 0; class < N_REG_CLASSES; class++)
  1003.           if (p->cost[class] < p->mem_cost
  1004.           && (reg_class_size[(int) reg_class_subunion[(int) alt][class]]
  1005.               > reg_class_size[(int) alt])
  1006. #ifdef FORBIDDEN_INC_DEC_CLASSES
  1007.           && ! (in_inc_dec[i] && forbidden_inc_dec_class[class])
  1008. #endif
  1009.           )
  1010.         alt = reg_class_subunion[(int) alt][class];
  1011.       
  1012.       /* If we don't add any classes, nothing to try.  */
  1013.       if (alt == best)
  1014.         alt = (int) NO_REGS;
  1015.  
  1016.       /* We cast to (int) because (char) hits bugs in some compilers.  */
  1017.       prefclass[i] = (int) best;
  1018.       altclass[i] = (int) alt;
  1019.     }
  1020.     }
  1021. #endif /* REGISTER_CONSTRAINTS */
  1022. }
  1023.  
  1024. #ifdef REGISTER_CONSTRAINTS
  1025.  
  1026. /* Record the cost of using memory or registers of various classes for
  1027.    the operands in INSN.
  1028.  
  1029.    N_ALTS is the number of alternatives.
  1030.  
  1031.    N_OPS is the number of operands.
  1032.  
  1033.    OPS is an array of the operands.
  1034.  
  1035.    MODES are the modes of the operands, in case any are VOIDmode.
  1036.  
  1037.    CONSTRAINTS are the constraints to use for the operands.  This array
  1038.    is modified by this procedure.
  1039.  
  1040.    This procedure works alternative by alternative.  For each alternative
  1041.    we assume that we will be able to allocate all pseudos to their ideal
  1042.    register class and calculate the cost of using that alternative.  Then
  1043.    we compute for each operand that is a pseudo-register, the cost of 
  1044.    having the pseudo allocated to each register class and using it in that
  1045.    alternative.  To this cost is added the cost of the alternative.
  1046.  
  1047.    The cost of each class for this insn is its lowest cost among all the
  1048.    alternatives.  */
  1049.  
  1050. static void
  1051. record_reg_classes (n_alts, n_ops, ops, modes, constraints, insn)
  1052.      int n_alts;
  1053.      int n_ops;
  1054.      rtx *ops;
  1055.      enum machine_mode *modes;
  1056.      char **constraints;
  1057.      rtx insn;
  1058. {
  1059.   int alt;
  1060.   enum op_type {OP_READ, OP_WRITE, OP_READ_WRITE} op_types[MAX_RECOG_OPERANDS];
  1061.   int i, j;
  1062.   rtx set;
  1063.  
  1064.   /* By default, each operand is an input operand.  */
  1065.  
  1066.   for (i = 0; i < n_ops; i++)
  1067.     op_types[i] = OP_READ;
  1068.  
  1069.   /* Process each alternative, each time minimizing an operand's cost with
  1070.      the cost for each operand in that alternative.  */
  1071.  
  1072.   for (alt = 0; alt < n_alts; alt++)
  1073.     {
  1074.       struct costs this_op_costs[MAX_RECOG_OPERANDS];
  1075.       int alt_fail = 0;
  1076.       int alt_cost = 0;
  1077.       enum reg_class classes[MAX_RECOG_OPERANDS];
  1078.       int class;
  1079.  
  1080.       for (i = 0; i < n_ops; i++)
  1081.     {
  1082.       char *p = constraints[i];
  1083.       rtx op = ops[i];
  1084.       enum machine_mode mode = modes[i];
  1085.       int allows_mem = 0;
  1086.       int win = 0;
  1087.       char c;
  1088.  
  1089.       /* If this operand has no constraints at all, we can conclude 
  1090.          nothing about it since anything is valid.  */
  1091.  
  1092.       if (*p == 0)
  1093.         {
  1094.           if (GET_CODE (op) == REG && REGNO (op) >= FIRST_PSEUDO_REGISTER)
  1095.         bzero ((char *) &this_op_costs[i], sizeof this_op_costs[i]);
  1096.  
  1097.           continue;
  1098.         }
  1099.  
  1100.       if (*p == '%')
  1101.         p++;
  1102.  
  1103.       /* If this alternative is only relevant when this operand
  1104.          matches a previous operand, we do different things depending
  1105.          on whether this operand is a pseudo-reg or not.  */
  1106.  
  1107.       if (p[0] >= '0' && p[0] <= '0' + i && (p[1] == ',' || p[1] == 0))
  1108.         {
  1109.           j = p[0] - '0';
  1110.           classes[i] = classes[j];
  1111.  
  1112.           if (GET_CODE (op) != REG || REGNO (op) < FIRST_PSEUDO_REGISTER)
  1113.         {
  1114.           /* If this matches the other operand, we have no added
  1115.              cost and we win.  */
  1116.           if (rtx_equal_p (ops[j], op))
  1117.             win = 1;
  1118.  
  1119.           /* If we can put the other operand into a register, add to
  1120.              the cost of this alternative the cost to copy this
  1121.              operand to the register used for the other operand.  */
  1122.  
  1123.           else if (classes[j] != NO_REGS)
  1124.             alt_cost += copy_cost (op, mode, classes[j], 1), win = 1;
  1125.         }
  1126.           else if (GET_CODE (ops[j]) != REG
  1127.                || REGNO (ops[j]) < FIRST_PSEUDO_REGISTER)
  1128.         {
  1129.           /* This op is a pseudo but the one it matches is not.  */
  1130.           
  1131.           /* If we can't put the other operand into a register, this
  1132.              alternative can't be used.  */
  1133.  
  1134.           if (classes[j] == NO_REGS)
  1135.             alt_fail = 1;
  1136.  
  1137.           /* Otherwise, add to the cost of this alternative the cost
  1138.              to copy the other operand to the register used for this
  1139.              operand.  */
  1140.  
  1141.           else
  1142.             alt_cost += copy_cost (ops[j], mode, classes[j], 1);
  1143.         }
  1144.           else
  1145.         {
  1146.           /* The costs of this operand are the same as that of the
  1147.              other operand.  However, if we cannot tie them, this
  1148.              alternative needs to do a copy, which is one
  1149.              instruction.  */
  1150.  
  1151.           this_op_costs[i] = this_op_costs[j];
  1152.           if (REGNO (ops[i]) != REGNO (ops[j])
  1153.               && ! find_reg_note (insn, REG_DEAD, op))
  1154.             alt_cost += 2;
  1155.  
  1156.           /* This is in place of ordinary cost computation
  1157.              for this operand, so skip to the end of the
  1158.              alternative (should be just one character).  */
  1159.           while (*p && *p++ != ',')
  1160.             ;
  1161.  
  1162.           constraints[i] = p;
  1163.           continue;
  1164.         }
  1165.         }
  1166.  
  1167.       /* Scan all the constraint letters.  See if the operand matches
  1168.          any of the constraints.  Collect the valid register classes
  1169.          and see if this operand accepts memory.  */
  1170.  
  1171.       classes[i] = NO_REGS;
  1172.       while (*p && (c = *p++) != ',')
  1173.         switch (c)
  1174.           {
  1175.           case '=':
  1176.         op_types[i] = OP_WRITE;
  1177.         break;
  1178.  
  1179.           case '+':
  1180.         op_types[i] = OP_READ_WRITE;
  1181.         break;
  1182.  
  1183.           case '*':
  1184.         /* Ignore the next letter for this pass.  */
  1185.         p++;
  1186.         break;
  1187.  
  1188.           case '%':
  1189.           case '?':  case '!':  case '#':
  1190.           case '&':
  1191.           case '0':  case '1':  case '2':  case '3':  case '4':
  1192.           case 'p':
  1193.         break;
  1194.  
  1195.           case 'm':  case 'o':  case 'V':
  1196.         /* It doesn't seem worth distinguishing between offsettable
  1197.            and non-offsettable addresses here.  */
  1198.         allows_mem = 1;
  1199.         if (GET_CODE (op) == MEM)
  1200.           win = 1;
  1201.         break;
  1202.  
  1203.           case '<':
  1204.         if (GET_CODE (op) == MEM
  1205.             && (GET_CODE (XEXP (op, 0)) == PRE_DEC
  1206.             || GET_CODE (XEXP (op, 0)) == POST_DEC))
  1207.           win = 1;
  1208.         break;
  1209.  
  1210.           case '>':
  1211.         if (GET_CODE (op) == MEM
  1212.             && (GET_CODE (XEXP (op, 0)) == PRE_INC
  1213.             || GET_CODE (XEXP (op, 0)) == POST_INC))
  1214.           win = 1;
  1215.         break;
  1216.  
  1217.           case 'E':
  1218. #ifndef REAL_ARITHMETIC
  1219.         /* Match any floating double constant, but only if
  1220.            we can examine the bits of it reliably.  */
  1221.         if ((HOST_FLOAT_FORMAT != TARGET_FLOAT_FORMAT
  1222.              || HOST_BITS_PER_WIDE_INT != BITS_PER_WORD)
  1223.             && GET_MODE (op) != VOIDmode && ! flag_pretend_float)
  1224.           break;
  1225. #endif
  1226.         if (GET_CODE (op) == CONST_DOUBLE)
  1227.           win = 1;
  1228.         break;
  1229.  
  1230.           case 'F':
  1231.         if (GET_CODE (op) == CONST_DOUBLE)
  1232.           win = 1;
  1233.         break;
  1234.  
  1235.           case 'G':
  1236.           case 'H':
  1237.         if (GET_CODE (op) == CONST_DOUBLE
  1238.             && CONST_DOUBLE_OK_FOR_LETTER_P (op, c))
  1239.           win = 1;
  1240.         break;
  1241.  
  1242.           case 's':
  1243.         if (GET_CODE (op) == CONST_INT
  1244.             || (GET_CODE (op) == CONST_DOUBLE
  1245.             && GET_MODE (op) == VOIDmode))
  1246.           break;
  1247.           case 'i':
  1248.         if (CONSTANT_P (op)
  1249. #ifdef LEGITIMATE_PIC_OPERAND_P
  1250.             && (! flag_pic || LEGITIMATE_PIC_OPERAND_P (op))
  1251. #endif
  1252.             )
  1253.           win = 1;
  1254.         break;
  1255.  
  1256.           case 'n':
  1257.         if (GET_CODE (op) == CONST_INT
  1258.             || (GET_CODE (op) == CONST_DOUBLE
  1259.             && GET_MODE (op) == VOIDmode))
  1260.           win = 1;
  1261.         break;
  1262.  
  1263.           case 'I':
  1264.           case 'J':
  1265.           case 'K':
  1266.           case 'L':
  1267.           case 'M':
  1268.           case 'N':
  1269.           case 'O':
  1270.           case 'P':
  1271.         if (GET_CODE (op) == CONST_INT
  1272.             && CONST_OK_FOR_LETTER_P (INTVAL (op), c))
  1273.           win = 1;
  1274.         break;
  1275.  
  1276.           case 'X':
  1277.         win = 1;
  1278.         break;
  1279.  
  1280. #ifdef EXTRA_CONSTRAINT
  1281.               case 'Q':
  1282.               case 'R':
  1283.               case 'S':
  1284.               case 'T':
  1285.               case 'U':
  1286.         if (EXTRA_CONSTRAINT (op, c))
  1287.           win = 1;
  1288.         break;
  1289. #endif
  1290.  
  1291.           case 'g':
  1292.         if (GET_CODE (op) == MEM
  1293.             || (CONSTANT_P (op)
  1294. #ifdef LEGITIMATE_PIC_OPERAND_P
  1295.             && (! flag_pic || LEGITIMATE_PIC_OPERAND_P (op))
  1296. #endif
  1297.             ))
  1298.           win = 1;
  1299.         allows_mem = 1;
  1300.           case 'r':
  1301.         classes[i]
  1302.           = reg_class_subunion[(int) classes[i]][(int) GENERAL_REGS];
  1303.         break;
  1304.  
  1305.           default:
  1306.         classes[i]
  1307.           = reg_class_subunion[(int) classes[i]]
  1308.             [(int) REG_CLASS_FROM_LETTER (c)];
  1309.           }
  1310.  
  1311.       constraints[i] = p;
  1312.  
  1313.       /* How we account for this operand now depends on whether it is  a
  1314.          pseudo register or not.  If it is, we first check if any
  1315.          register classes are valid.  If not, we ignore this alternative,
  1316.          since we want to assume that all pseudos get allocated for
  1317.          register preferencing.  If some register class is valid, compute
  1318.          the costs of moving the pseudo into that class.  */
  1319.  
  1320.       if (GET_CODE (op) == REG && REGNO (op) >= FIRST_PSEUDO_REGISTER)
  1321.         {
  1322.           if (classes[i] == NO_REGS)
  1323.         alt_fail = 1;
  1324.           else
  1325.         {
  1326.           struct costs *pp = &this_op_costs[i];
  1327.  
  1328.           for (class = 0; class < N_REG_CLASSES; class++)
  1329.             pp->cost[class] = may_move_cost[class][(int) classes[i]];
  1330.  
  1331.           /* If the alternative actually allows memory, make things
  1332.              a bit cheaper since we won't need an extra insn to
  1333.              load it.  */
  1334.  
  1335.           pp->mem_cost = MEMORY_MOVE_COST (mode) - allows_mem;
  1336.  
  1337.           /* If we have assigned a class to this register in our
  1338.              first pass, add a cost to this alternative corresponding
  1339.              to what we would add if this register were not in the
  1340.              appropriate class.  */
  1341.  
  1342.           if (prefclass)
  1343.             alt_cost
  1344.               += may_move_cost[prefclass[REGNO (op)]][(int) classes[i]];
  1345.         }
  1346.         }
  1347.  
  1348.       /* Otherwise, if this alternative wins, either because we
  1349.          have already determined that or if we have a hard register of
  1350.          the proper class, there is no cost for this alternative.  */
  1351.  
  1352.       else if (win
  1353.            || (GET_CODE (op) == REG
  1354.                && reg_fits_class_p (op, classes[i], 0, GET_MODE (op))))
  1355.         ;
  1356.  
  1357.       /* If registers are valid, the cost of this alternative includes
  1358.          copying the object to and/or from a register.  */
  1359.  
  1360.       else if (classes[i] != NO_REGS)
  1361.         {
  1362.           if (op_types[i] != OP_WRITE)
  1363.         alt_cost += copy_cost (op, mode, classes[i], 1);
  1364.  
  1365.           if (op_types[i] != OP_READ)
  1366.         alt_cost += copy_cost (op, mode, classes[i], 0);
  1367.         }
  1368.  
  1369.       /* The only other way this alternative can be used is if this is a
  1370.          constant that could be placed into memory.  */
  1371.  
  1372.       else if (CONSTANT_P (op) && allows_mem)
  1373.         alt_cost += MEMORY_MOVE_COST (mode);
  1374.       else
  1375.         alt_fail = 1;
  1376.     }
  1377.  
  1378.       if (alt_fail)
  1379.     continue;
  1380.  
  1381.       /* Finally, update the costs with the information we've calculated
  1382.      about this alternative.  */
  1383.  
  1384.       for (i = 0; i < n_ops; i++)
  1385.     if (GET_CODE (ops[i]) == REG
  1386.         && REGNO (ops[i]) >= FIRST_PSEUDO_REGISTER)
  1387.       {
  1388.         struct costs *pp = &op_costs[i], *qq = &this_op_costs[i];
  1389.         int scale = 1 + (op_types[i] == OP_READ_WRITE);
  1390.  
  1391.         pp->mem_cost = MIN (pp->mem_cost,
  1392.                 (qq->mem_cost + alt_cost) * scale);
  1393.  
  1394.         for (class = 0; class < N_REG_CLASSES; class++)
  1395.           pp->cost[class] = MIN (pp->cost[class],
  1396.                      (qq->cost[class] + alt_cost) * scale);
  1397.       }
  1398.     }
  1399.  
  1400.   /* If this insn is a single set copying operand 1 to operand 0
  1401.      and one is a pseudo with the other a hard reg that is in its
  1402.      own register class, set the cost of that register class to -1.  */
  1403.  
  1404.   if ((set = single_set (insn)) != 0
  1405.       && ops[0] == SET_DEST (set) && ops[1] == SET_SRC (set)
  1406.       && GET_CODE (ops[0]) == REG && GET_CODE (ops[1]) == REG)
  1407.     for (i = 0; i <= 1; i++)
  1408.       if (REGNO (ops[i]) >= FIRST_PSEUDO_REGISTER)
  1409.     {
  1410.       int regno = REGNO (ops[!i]);
  1411.       enum machine_mode mode = GET_MODE (ops[!i]);
  1412.       int class;
  1413.       int nr;
  1414.  
  1415.       if (regno >= FIRST_PSEUDO_REGISTER && prefclass != 0
  1416.           && (reg_class_size[prefclass[regno]]
  1417.           == CLASS_MAX_NREGS (prefclass[regno], mode)))
  1418.         op_costs[i].cost[prefclass[regno]] = -1;
  1419.       else if (regno < FIRST_PSEUDO_REGISTER)
  1420.         for (class = 0; class < N_REG_CLASSES; class++)
  1421.           if (TEST_HARD_REG_BIT (reg_class_contents[class], regno)
  1422.           && reg_class_size[class] == CLASS_MAX_NREGS (class, mode))
  1423.         {
  1424.           if (reg_class_size[class] == 1)
  1425.             op_costs[i].cost[class] = -1;
  1426.           else
  1427.             {
  1428.               for (nr = 0; nr < HARD_REGNO_NREGS(regno, mode); nr++)
  1429.             {
  1430.               if (!TEST_HARD_REG_BIT (reg_class_contents[class], regno + nr))
  1431.                 break;
  1432.             }
  1433.  
  1434.               if (nr == HARD_REGNO_NREGS(regno,mode))
  1435.             op_costs[i].cost[class] = -1;
  1436.             }
  1437.         }
  1438.     }
  1439. }
  1440.  
  1441. /* Compute the cost of loading X into (if TO_P is non-zero) or from (if
  1442.    TO_P is zero) a register of class CLASS in mode MODE.
  1443.  
  1444.    X must not be a pseudo.  */
  1445.  
  1446. static int
  1447. copy_cost (x, mode, class, to_p)
  1448.      rtx x;
  1449.      enum machine_mode mode;
  1450.      enum reg_class class;
  1451.      int to_p;
  1452. {
  1453.   enum reg_class secondary_class = NO_REGS;
  1454.  
  1455.   /* If X is a SCRATCH, there is actually nothing to move since we are
  1456.      assuming optimal allocation.  */
  1457.  
  1458.   if (GET_CODE (x) == SCRATCH)
  1459.     return 0;
  1460.  
  1461.   /* Get the class we will actually use for a reload.  */
  1462.   class = PREFERRED_RELOAD_CLASS (x, class);
  1463.  
  1464. #ifdef HAVE_SECONDARY_RELOADS
  1465.   /* If we need a secondary reload (we assume here that we are using 
  1466.      the secondary reload as an intermediate, not a scratch register), the
  1467.      cost is that to load the input into the intermediate register, then
  1468.      to copy them.  We use a special value of TO_P to avoid recursion.  */
  1469.  
  1470. #ifdef SECONDARY_INPUT_RELOAD_CLASS
  1471.   if (to_p == 1)
  1472.     secondary_class = SECONDARY_INPUT_RELOAD_CLASS (class, mode, x);
  1473. #endif
  1474.  
  1475. #ifdef SECONDARY_OUTPUT_RELOAD_CLASS
  1476.   if (! to_p)
  1477.     secondary_class = SECONDARY_OUTPUT_RELOAD_CLASS (class, mode, x);
  1478. #endif
  1479.  
  1480.   if (secondary_class != NO_REGS)
  1481.     return (move_cost[(int) secondary_class][(int) class]
  1482.         + copy_cost (x, mode, secondary_class, 2));
  1483. #endif  /* HAVE_SECONDARY_RELOADS */
  1484.  
  1485.   /* For memory, use the memory move cost, for (hard) registers, use the
  1486.      cost to move between the register classes, and use 2 for everything
  1487.      else (constants).  */
  1488.  
  1489.   if (GET_CODE (x) == MEM || class == NO_REGS)
  1490.     return MEMORY_MOVE_COST (mode);
  1491.  
  1492.   else if (GET_CODE (x) == REG)
  1493.     return move_cost[(int) REGNO_REG_CLASS (REGNO (x))][(int) class];
  1494.  
  1495.   else
  1496.     /* If this is a constant, we may eventually want to call rtx_cost here.  */
  1497.     return 2;
  1498. }
  1499.  
  1500. /* Record the pseudo registers we must reload into hard registers
  1501.    in a subexpression of a memory address, X.
  1502.  
  1503.    CLASS is the class that the register needs to be in and is either
  1504.    BASE_REG_CLASS or INDEX_REG_CLASS.
  1505.  
  1506.    SCALE is twice the amount to multiply the cost by (it is twice so we
  1507.    can represent half-cost adjustments).  */
  1508.  
  1509. static void
  1510. record_address_regs (x, class, scale)
  1511.      rtx x;
  1512.      enum reg_class class;
  1513.      int scale;
  1514. {
  1515.   register enum rtx_code code = GET_CODE (x);
  1516.  
  1517.   switch (code)
  1518.     {
  1519.     case CONST_INT:
  1520.     case CONST:
  1521.     case CC0:
  1522.     case PC:
  1523.     case SYMBOL_REF:
  1524.     case LABEL_REF:
  1525.       return;
  1526.  
  1527.     case PLUS:
  1528.       /* When we have an address that is a sum,
  1529.      we must determine whether registers are "base" or "index" regs.
  1530.      If there is a sum of two registers, we must choose one to be
  1531.      the "base".  Luckily, we can use the REGNO_POINTER_FLAG
  1532.      to make a good choice most of the time.  We only need to do this
  1533.      on machines that can have two registers in an address and where
  1534.      the base and index register classes are different.
  1535.  
  1536.      ??? This code used to set REGNO_POINTER_FLAG in some cases, but
  1537.      that seems bogus since it should only be set when we are sure
  1538.      the register is being used as a pointer.  */
  1539.  
  1540.       {
  1541.     rtx arg0 = XEXP (x, 0);
  1542.     rtx arg1 = XEXP (x, 1);
  1543.     register enum rtx_code code0 = GET_CODE (arg0);
  1544.     register enum rtx_code code1 = GET_CODE (arg1);
  1545.  
  1546.     /* Look inside subregs.  */
  1547.     if (code0 == SUBREG)
  1548.       arg0 = SUBREG_REG (arg0), code0 = GET_CODE (arg0);
  1549.     if (code1 == SUBREG)
  1550.       arg1 = SUBREG_REG (arg1), code1 = GET_CODE (arg1);
  1551.  
  1552.     /* If this machine only allows one register per address, it must
  1553.        be in the first operand.  */
  1554.  
  1555.     if (MAX_REGS_PER_ADDRESS == 1)
  1556.       record_address_regs (arg0, class, scale);
  1557.  
  1558.     /* If index and base registers are the same on this machine, just
  1559.        record registers in any non-constant operands.  We assume here,
  1560.        as well as in the tests below, that all addresses are in 
  1561.        canonical form.  */
  1562.  
  1563.     else if (INDEX_REG_CLASS == BASE_REG_CLASS)
  1564.       {
  1565.         record_address_regs (arg0, class, scale);
  1566.         if (! CONSTANT_P (arg1))
  1567.           record_address_regs (arg1, class, scale);
  1568.       }
  1569.  
  1570.     /* If the second operand is a constant integer, it doesn't change
  1571.        what class the first operand must be.  */
  1572.  
  1573.     else if (code1 == CONST_INT || code1 == CONST_DOUBLE)
  1574.       record_address_regs (arg0, class, scale);
  1575.  
  1576.     /* If the second operand is a symbolic constant, the first operand
  1577.        must be an index register.  */
  1578.  
  1579.     else if (code1 == SYMBOL_REF || code1 == CONST || code1 == LABEL_REF)
  1580.       record_address_regs (arg0, INDEX_REG_CLASS, scale);
  1581.  
  1582.     /* If this the sum of two registers where the first is known to be a 
  1583.        pointer, it must be a base register with the second an index.  */
  1584.  
  1585.     else if (code0 == REG && code1 == REG
  1586.          && REGNO_POINTER_FLAG (REGNO (arg0)))
  1587.       {
  1588.         record_address_regs (arg0, BASE_REG_CLASS, scale);
  1589.         record_address_regs (arg1, INDEX_REG_CLASS, scale);
  1590.       }
  1591.  
  1592.     /* If this is the sum of two registers and neither is known to
  1593.        be a pointer, count equal chances that each might be a base
  1594.        or index register.  This case should be rare.  */
  1595.  
  1596.     else if (code0 == REG && code1 == REG
  1597.          && ! REGNO_POINTER_FLAG (REGNO (arg0))
  1598.          && ! REGNO_POINTER_FLAG (REGNO (arg1)))
  1599.       {
  1600.         record_address_regs (arg0, BASE_REG_CLASS, scale / 2);
  1601.         record_address_regs (arg0, INDEX_REG_CLASS, scale / 2);
  1602.         record_address_regs (arg1, BASE_REG_CLASS, scale / 2);
  1603.         record_address_regs (arg1, INDEX_REG_CLASS, scale / 2);
  1604.       }
  1605.  
  1606.     /* In all other cases, the first operand is an index and the
  1607.        second is the base.  */
  1608.  
  1609.     else
  1610.       {
  1611.         record_address_regs (arg0, INDEX_REG_CLASS, scale);
  1612.         record_address_regs (arg1, BASE_REG_CLASS, scale);
  1613.       }
  1614.       }
  1615.       break;
  1616.  
  1617.     case POST_INC:
  1618.     case PRE_INC:
  1619.     case POST_DEC:
  1620.     case PRE_DEC:
  1621.       /* Double the importance of a pseudo register that is incremented
  1622.      or decremented, since it would take two extra insns
  1623.      if it ends up in the wrong place.  If the operand is a pseudo,
  1624.      show it is being used in an INC_DEC context.  */
  1625.  
  1626. #ifdef FORBIDDEN_INC_DEC_CLASSES
  1627.       if (GET_CODE (XEXP (x, 0)) == REG
  1628.       && REGNO (XEXP (x, 0)) >= FIRST_PSEUDO_REGISTER)
  1629.     in_inc_dec[REGNO (XEXP (x, 0))] = 1;
  1630. #endif
  1631.  
  1632.       record_address_regs (XEXP (x, 0), class, 2 * scale);
  1633.       break;
  1634.  
  1635.     case REG:
  1636.       {
  1637.     register struct costs *pp = &costs[REGNO (x)];
  1638.     register int i;
  1639.  
  1640.     pp->mem_cost += (MEMORY_MOVE_COST (Pmode) * scale) / 2;
  1641.  
  1642.     for (i = 0; i < N_REG_CLASSES; i++)
  1643.       pp->cost[i] += (may_move_cost[i][(int) class] * scale) / 2;
  1644.       }
  1645.       break;
  1646.  
  1647.     default:
  1648.       {
  1649.     register char *fmt = GET_RTX_FORMAT (code);
  1650.     register int i;
  1651.     for (i = GET_RTX_LENGTH (code) - 1; i >= 0; i--)
  1652.       if (fmt[i] == 'e')
  1653.         record_address_regs (XEXP (x, i), class, scale);
  1654.       }
  1655.     }
  1656. }
  1657.  
  1658. #ifdef FORBIDDEN_INC_DEC_CLASSES
  1659.  
  1660. /* Return 1 if REG is valid as an auto-increment memory reference
  1661.    to an object of MODE.  */
  1662.  
  1663. static 
  1664. auto_inc_dec_reg_p (reg, mode)
  1665.      rtx reg;
  1666.      enum machine_mode mode;
  1667. {
  1668. #ifdef HAVE_POST_INCREMENT
  1669.   if (memory_address_p (mode, gen_rtx (POST_INC, Pmode, reg)))
  1670.     return 1;
  1671. #endif
  1672.  
  1673. #ifdef HAVE_POST_DECREMENT
  1674.   if (memory_address_p (mode, gen_rtx (POST_DEC, Pmode, reg)))
  1675.     return 1;
  1676. #endif
  1677.  
  1678. #ifdef HAVE_PRE_INCREMENT
  1679.   if (memory_address_p (mode, gen_rtx (PRE_INC, Pmode, reg)))
  1680.     return 1;
  1681. #endif
  1682.  
  1683. #ifdef HAVE_PRE_DECREMENT
  1684.   if (memory_address_p (mode, gen_rtx (PRE_DEC, Pmode, reg)))
  1685.     return 1;
  1686. #endif
  1687.  
  1688.   return 0;
  1689. }
  1690. #endif
  1691.  
  1692. #endif /* REGISTER_CONSTRAINTS */
  1693.  
  1694. /* This is the `regscan' pass of the compiler, run just before cse
  1695.    and again just before loop.
  1696.  
  1697.    It finds the first and last use of each pseudo-register
  1698.    and records them in the vectors regno_first_uid, regno_last_uid
  1699.    and counts the number of sets in the vector reg_n_sets.
  1700.  
  1701.    REPEAT is nonzero the second time this is called.  */
  1702.  
  1703. /* Indexed by pseudo register number, gives uid of first insn using the reg
  1704.    (as of the time reg_scan is called).  */
  1705.  
  1706. int *regno_first_uid;
  1707.  
  1708. /* Indexed by pseudo register number, gives uid of last insn using the reg
  1709.    (as of the time reg_scan is called).  */
  1710.  
  1711. int *regno_last_uid;
  1712.  
  1713. /* Indexed by pseudo register number, gives uid of last insn using the reg
  1714.    or mentioning it in a note (as of the time reg_scan is called).  */
  1715.  
  1716. int *regno_last_note_uid;
  1717.  
  1718. /* Record the number of registers we used when we allocated the above two
  1719.    tables.  If we are called again with more than this, we must re-allocate
  1720.    the tables.  */
  1721.  
  1722. static int highest_regno_in_uid_map;
  1723.  
  1724. /* Maximum number of parallel sets and clobbers in any insn in this fn.
  1725.    Always at least 3, since the combiner could put that many together
  1726.    and we want this to remain correct for all the remaining passes.  */
  1727.  
  1728. int max_parallel;
  1729.  
  1730. void
  1731. reg_scan (f, nregs, repeat)
  1732.      rtx f;
  1733.      int nregs;
  1734.      int repeat;
  1735. {
  1736.   register rtx insn;
  1737.  
  1738.   if (!repeat || nregs > highest_regno_in_uid_map)
  1739.     {
  1740.       /* Leave some spare space in case more regs are allocated.  */
  1741.       highest_regno_in_uid_map = nregs + nregs / 20;
  1742.       regno_first_uid
  1743.     = (int *) oballoc (highest_regno_in_uid_map * sizeof (int));
  1744.       regno_last_uid
  1745.     = (int *) oballoc (highest_regno_in_uid_map * sizeof (int));
  1746.       regno_last_note_uid
  1747.     = (int *) oballoc (highest_regno_in_uid_map * sizeof (int));
  1748.       reg_n_sets
  1749.     = (short *) oballoc (highest_regno_in_uid_map * sizeof (short));
  1750.     }
  1751.  
  1752.   bzero ((char *) regno_first_uid, highest_regno_in_uid_map * sizeof (int));
  1753.   bzero ((char *) regno_last_uid, highest_regno_in_uid_map * sizeof (int));
  1754.   bzero ((char *) regno_last_note_uid,
  1755.      highest_regno_in_uid_map * sizeof (int));
  1756.   bzero ((char *) reg_n_sets, highest_regno_in_uid_map * sizeof (short));
  1757.  
  1758.   max_parallel = 3;
  1759.  
  1760.   for (insn = f; insn; insn = NEXT_INSN (insn))
  1761.     if (GET_CODE (insn) == INSN
  1762.     || GET_CODE (insn) == CALL_INSN
  1763.     || GET_CODE (insn) == JUMP_INSN)
  1764.       {
  1765.     if (GET_CODE (PATTERN (insn)) == PARALLEL
  1766.         && XVECLEN (PATTERN (insn), 0) > max_parallel)
  1767.       max_parallel = XVECLEN (PATTERN (insn), 0);
  1768.     reg_scan_mark_refs (PATTERN (insn), insn, 0);
  1769.  
  1770.     if (REG_NOTES (insn))
  1771.       reg_scan_mark_refs (REG_NOTES (insn), insn, 1);
  1772.       }
  1773. }
  1774.  
  1775. /* X is the expression to scan.  INSN is the insn it appears in.
  1776.    NOTE_FLAG is nonzero if X is from INSN's notes rather than its body.  */
  1777.  
  1778. static void
  1779. reg_scan_mark_refs (x, insn, note_flag)
  1780.      rtx x;
  1781.      rtx insn;
  1782.      int note_flag;
  1783. {
  1784.   register enum rtx_code code = GET_CODE (x);
  1785.   register rtx dest;
  1786.   register rtx note;
  1787.  
  1788.   switch (code)
  1789.     {
  1790.     case CONST_INT:
  1791.     case CONST:
  1792.     case CONST_DOUBLE:
  1793.     case CC0:
  1794.     case PC:
  1795.     case SYMBOL_REF:
  1796.     case LABEL_REF:
  1797.     case ADDR_VEC:
  1798.     case ADDR_DIFF_VEC:
  1799.       return;
  1800.  
  1801.     case REG:
  1802.       {
  1803.     register int regno = REGNO (x);
  1804.  
  1805.     regno_last_note_uid[regno] = INSN_UID (insn);
  1806.     if (!note_flag)
  1807.       regno_last_uid[regno] = INSN_UID (insn);
  1808.     if (regno_first_uid[regno] == 0)
  1809.       regno_first_uid[regno] = INSN_UID (insn);
  1810.       }
  1811.       break;
  1812.  
  1813.     case EXPR_LIST:
  1814.       if (XEXP (x, 0))
  1815.     reg_scan_mark_refs (XEXP (x, 0), insn, note_flag);
  1816.       if (XEXP (x, 1))
  1817.     reg_scan_mark_refs (XEXP (x, 1), insn, note_flag);
  1818.       break;
  1819.  
  1820.     case INSN_LIST:
  1821.       if (XEXP (x, 1))
  1822.     reg_scan_mark_refs (XEXP (x, 1), insn, note_flag);
  1823.       break;
  1824.  
  1825.     case SET:
  1826.       /* Count a set of the destination if it is a register.  */
  1827.       for (dest = SET_DEST (x);
  1828.        GET_CODE (dest) == SUBREG || GET_CODE (dest) == STRICT_LOW_PART
  1829.        || GET_CODE (dest) == ZERO_EXTEND;
  1830.        dest = XEXP (dest, 0))
  1831.     ;
  1832.  
  1833.       if (GET_CODE (dest) == REG)
  1834.     reg_n_sets[REGNO (dest)]++;
  1835.  
  1836.       /* If this is setting a pseudo from another pseudo or the sum of a
  1837.      pseudo and a constant integer and the other pseudo is known to be
  1838.      a pointer, set the destination to be a pointer as well.
  1839.  
  1840.      Likewise if it is setting the destination from an address or from a
  1841.      value equivalent to an address or to the sum of an address and
  1842.      something else.
  1843.              
  1844.      But don't do any of this if the pseudo corresponds to a user
  1845.      variable since it should have already been set as a pointer based
  1846.      on the type.  */
  1847.  
  1848.       if (GET_CODE (SET_DEST (x)) == REG
  1849.       && REGNO (SET_DEST (x)) >= FIRST_PSEUDO_REGISTER
  1850.       && ! REG_USERVAR_P (SET_DEST (x))
  1851.       && ! REGNO_POINTER_FLAG (REGNO (SET_DEST (x)))
  1852.       && ((GET_CODE (SET_SRC (x)) == REG
  1853.            && REGNO_POINTER_FLAG (REGNO (SET_SRC (x))))
  1854.           || ((GET_CODE (SET_SRC (x)) == PLUS
  1855.            || GET_CODE (SET_SRC (x)) == LO_SUM)
  1856.           && GET_CODE (XEXP (SET_SRC (x), 1)) == CONST_INT
  1857.           && GET_CODE (XEXP (SET_SRC (x), 0)) == REG
  1858.           && REGNO_POINTER_FLAG (REGNO (XEXP (SET_SRC (x), 0))))
  1859.           || GET_CODE (SET_SRC (x)) == CONST
  1860.           || GET_CODE (SET_SRC (x)) == SYMBOL_REF
  1861.           || GET_CODE (SET_SRC (x)) == LABEL_REF
  1862.           || (GET_CODE (SET_SRC (x)) == HIGH
  1863.           && (GET_CODE (XEXP (SET_SRC (x), 0)) == CONST
  1864.               || GET_CODE (XEXP (SET_SRC (x), 0)) == SYMBOL_REF
  1865.               || GET_CODE (XEXP (SET_SRC (x), 0)) == LABEL_REF))
  1866.           || ((GET_CODE (SET_SRC (x)) == PLUS
  1867.            || GET_CODE (SET_SRC (x)) == LO_SUM)
  1868.           && (GET_CODE (XEXP (SET_SRC (x), 1)) == CONST
  1869.               || GET_CODE (XEXP (SET_SRC (x), 1)) == SYMBOL_REF
  1870.               || GET_CODE (XEXP (SET_SRC (x), 1)) == LABEL_REF))
  1871.           || ((note = find_reg_note (insn, REG_EQUAL, 0)) != 0
  1872.           && (GET_CODE (XEXP (note, 0)) == CONST
  1873.               || GET_CODE (XEXP (note, 0)) == SYMBOL_REF
  1874.               || GET_CODE (XEXP (note, 0)) == LABEL_REF))))
  1875.     REGNO_POINTER_FLAG (REGNO (SET_DEST (x))) = 1;
  1876.  
  1877.       /* ... fall through ... */
  1878.  
  1879.     default:
  1880.       {
  1881.     register char *fmt = GET_RTX_FORMAT (code);
  1882.     register int i;
  1883.     for (i = GET_RTX_LENGTH (code) - 1; i >= 0; i--)
  1884.       {
  1885.         if (fmt[i] == 'e')
  1886.           reg_scan_mark_refs (XEXP (x, i), insn, note_flag);
  1887.         else if (fmt[i] == 'E' && XVEC (x, i) != 0)
  1888.           {
  1889.         register int j;
  1890.         for (j = XVECLEN (x, i) - 1; j >= 0; j--)
  1891.           reg_scan_mark_refs (XVECEXP (x, i, j), insn, note_flag);
  1892.           }
  1893.       }
  1894.       }
  1895.     }
  1896. }
  1897.  
  1898. /* Return nonzero if C1 is a subset of C2, i.e., if every register in C1
  1899.    is also in C2.  */
  1900.  
  1901. int
  1902. reg_class_subset_p (c1, c2)
  1903.      register enum reg_class c1;
  1904.      register enum reg_class c2;
  1905. {
  1906.   if (c1 == c2) return 1;
  1907.  
  1908.   if (c2 == ALL_REGS)
  1909.   win:
  1910.     return 1;
  1911.   GO_IF_HARD_REG_SUBSET (reg_class_contents[(int)c1],
  1912.              reg_class_contents[(int)c2],
  1913.              win);
  1914.   return 0;
  1915. }
  1916.  
  1917. /* Return nonzero if there is a register that is in both C1 and C2.  */
  1918.  
  1919. int
  1920. reg_classes_intersect_p (c1, c2)
  1921.      register enum reg_class c1;
  1922.      register enum reg_class c2;
  1923. {
  1924. #ifdef HARD_REG_SET
  1925.   register
  1926. #endif
  1927.     HARD_REG_SET c;
  1928.  
  1929.   if (c1 == c2) return 1;
  1930.  
  1931.   if (c1 == ALL_REGS || c2 == ALL_REGS)
  1932.     return 1;
  1933.  
  1934.   COPY_HARD_REG_SET (c, reg_class_contents[(int) c1]);
  1935.   AND_HARD_REG_SET (c, reg_class_contents[(int) c2]);
  1936.  
  1937.   GO_IF_HARD_REG_SUBSET (c, reg_class_contents[(int) NO_REGS], lose);
  1938.   return 1;
  1939.  
  1940.  lose:
  1941.   return 0;
  1942. }
  1943.  
  1944.