home *** CD-ROM | disk | FTP | other *** search
/ Computer Club Elmshorn Atari PD / CCE_PD.iso / pc / 0600 / CCE_0682.ZIP / CCE_0682.PD / DSPSHELL / INCLUDES / IOEQU.ASM < prev    next >
Assembly Source File  |  1993-09-09  |  9KB  |  205 lines
  1. ;
  2. ; This program originally available on the Motorola DSP bulletin board.
  3. ; It is provided under a DISCLAMER OF WARRANTY available from
  4. ; Motorola DSP Operation, 6501 Wm. Cannon Drive W., Austin, Tx., 78735.
  5. ; 
  6. ; Motorola Standard I/O Equates.
  7. ; 
  8. ; Last Update 25 Aug 87   Version 1.1   fixed M_OF
  9. ;
  10. ;************************************************************************
  11. ;
  12. ;       EQUATES for DSP56000 I/O registers and ports
  13. ;
  14. ;************************************************************************
  15.  
  16. ioequ   ident   1,0
  17.  
  18. ;------------------------------------------------------------------------
  19. ;
  20. ;       EQUATES for I/O Port Programming
  21. ;
  22. ;------------------------------------------------------------------------
  23.  
  24. ;       Register Addresses
  25.  
  26. M_BCR   EQU     $FFFE           ; Port A Bus Control Register
  27. M_PBC   EQU     $FFE0           ; Port B Control Register
  28. M_PBDDR EQU     $FFE2           ; Port B Data Direction Register
  29. M_PBD   EQU     $FFE4           ; Port B Data Register
  30. M_PCC   EQU     $FFE1           ; Port C Control Register
  31. M_PCDDR EQU     $FFE3           ; Port C Data Direction Register
  32. M_PCD   EQU     $FFE5           ; Port C Data Register
  33.  
  34.  
  35. ;------------------------------------------------------------------------
  36. ;
  37. ;       EQUATES for Host Interface
  38. ;
  39. ;------------------------------------------------------------------------
  40.  
  41. ;       Register Addresses
  42.  
  43. M_HCR   EQU     $FFE8           ; Host Control Register
  44. M_HSR   EQU     $FFE9           ; Host Status Register
  45. M_HRX   EQU     $FFEB           ; Host Receive Data Register
  46. M_HTX   EQU     $FFEB           ; Host Transmit Data Register
  47.  
  48. ;       Host Control Register Bit Flags
  49.  
  50. M_HRIE  EQU     0               ; Host Receive Interrupt Enable
  51. M_HTIE  EQU     1               ; Host Transmit Interrupt Enable
  52. M_HCIE  EQU     2               ; Host Command Interrupt Enable
  53. M_HF2   EQU     3               ; Host Flag 2
  54. M_HF3   EQU     4               ; Host Flag 3
  55.  
  56. ;       Host Status Register Bit Flags
  57.  
  58. M_HRDF  EQU     0               ; Host Receive Data Full
  59. M_HTDE  EQU     1               ; Host Transmit Data Empty
  60. M_HCP   EQU     2               ; Host Command Pending
  61. M_HF    EQU     $18             ; Host Flag Mask
  62. M_HF0   EQU     3               ; Host Flag 0
  63. M_HF1   EQU     4               ; Host Flag 1
  64. M_DMA   EQU     7               ; DMA Status
  65.  
  66. ;------------------------------------------------------------------------
  67. ;
  68. ;       EQUATES for Serial Communications Interface (SCI)
  69. ;
  70. ;------------------------------------------------------------------------
  71.  
  72. ;       Register Addresses
  73.  
  74. M_SRXL  EQU     $FFF4           ; SCI Receive Data Register (low)
  75. M_SRXM  EQU     $FFF5           ; SCI Receive Data Register (middle)
  76. M_SRXH  EQU     $FFF6           ; SCI Receive Data Register (high)
  77. M_STXL  EQU     $FFF4           ; SCI Transmit Data Register (low)
  78. M_STXM  EQU     $FFF5           ; SCI Transmit Data Register (middle)
  79. M_STXH  EQU     $FFF6           ; SCI Transmit Data Register (high)
  80. M_STXA  EQU     $FFF3           ; SCI Transmit Data Address Register
  81. M_SCR   EQU     $FFF0           ; SCI Control Register
  82. M_SSR   EQU     $FFF1           ; SCI Status Register
  83. M_SCCR  EQU     $FFF2           ; SCI Clock Control Register
  84.  
  85. ;       SCI Control Register Bit Flags
  86.  
  87. M_WDS   EQU     $3              ; Word Select Mask
  88. M_WDS0  EQU     0               ; Word Select 0
  89. M_WDS1  EQU     1               ; Word Select 1
  90. M_WDS2  EQU     2               ; Word Select 2
  91. M_SBK   EQU     4               ; Send Break
  92. M_WAKE  EQU     5               ; Wake-up Mode Select
  93. M_RWI   EQU     6               ; Receiver Wake-up Enable
  94. M_WOMS  EQU     7               ; Wired-OR Mode Select
  95. M_RE    EQU     8               ; Receiver Enable
  96. M_TE    EQU     9               ; Transmitter Enable
  97. M_ILIE  EQU     10              ; Idle Line Interrupt Enable
  98. M_RIE   EQU     11              ; Receive Interrupt Enable
  99. M_TIE   EQU     12              ; Transmit Interrupt Enable
  100. M_TMIE  EQU     13              ; Timer Interrupt Enable
  101.  
  102. ;       SCI Status Register Bit Flags
  103.  
  104. M_TRNE  EQU     0               ; Transmitter Empty
  105. M_TDRE  EQU     1               ; Transmit Data Register Empty
  106. M_RDRF  EQU     2               ; Receive Data Register Full
  107. M_IDLE  EQU     3               ; Idle Line
  108. M_OR    EQU     4               ; Overrun Error
  109. M_PE    EQU     5               ; Parity Error
  110. M_FE    EQU     6               ; Framing Error
  111. M_R8    EQU     7               ; Received Bit 8
  112.  
  113. ;       SCI Clock Control Register Bit Flags
  114.  
  115. M_CD    EQU     $FFF            ; Clock Divider Mask
  116. M_COD   EQU     12              ; Clock Out Divider
  117. M_SCP   EQU     13              ; Clock Prescaler
  118. M_RCM   EQU     14              ; Receive Clock Source
  119. M_TCM   EQU     15              ; Transmit Clock Source
  120.  
  121. ;------------------------------------------------------------------------
  122. ;
  123. ;       EQUATES for Synchronous Serial Interface (SSI)
  124. ;
  125. ;------------------------------------------------------------------------
  126.  
  127. ;       Register Addresses
  128.  
  129. M_RX    EQU     $FFEF           ; Serial Receive Data Register
  130. M_TX    EQU     $FFEF           ; Serial Transmit Data Register
  131. M_CRA   EQU     $FFEC           ; SSI Control Register A
  132. M_CRB   EQU     $FFED           ; SSI Control Register B
  133. M_SR    EQU     $FFEE           ; SSI Status Register
  134. M_TSR   EQU     $FFEE           ; SSI Time Slot Register
  135.  
  136. ;       SSI Control Register A Bit Flags
  137.  
  138. M_PM    EQU     $FF             ; Prescale Modulus Select Mask
  139. M_DC    EQU     $1F00           ; Frame Rate Divider Control Mask
  140. M_WL    EQU     $6000           ; Word Length Control Mask
  141. M_WL0   EQU     13              ; Word Length Control 0
  142. M_WL1   EQU     14              ; Word Length Control 1
  143. M_PSR   EQU     15              ; Prescaler Range
  144.  
  145. ;       SSI Control Register B Bit Flags
  146.  
  147. M_OF    EQU     $3              ; Serial Output Flag Mask
  148. M_OF0   EQU     0               ; Serial Output Flag 0
  149. M_OF1   EQU     1               ; Serial Output Flag 1
  150. M_SCD   EQU     $1C             ; Serial Control Direction Mask
  151. M_SCD0  EQU     2               ; Serial Control 0 Direction
  152. M_SCD1  EQU     3               ; Serial Control 1 Direction
  153. M_SCD2  EQU     4               ; Serial Control 2 Direction
  154. M_SCKD  EQU     5               ; Clock Source Direction
  155. M_FSL   EQU     8               ; Frame Sync Length
  156. M_SYN   EQU     9               ; Sync/Async Control
  157. M_GCK   EQU     10              ; Gated Clock Control
  158. M_MOD   EQU     11              ; Mode Select
  159. M_STE   EQU     12              ; SSI Transmit Enable
  160. M_SRE   EQU     13              ; SSI Receive Enable
  161. M_STIE  EQU     14              ; SSI Transmit Interrupt Enable
  162. M_SRIE  EQU     15              ; SSI Receive Interrupt Enable
  163.  
  164. ;       SSI Status Register Bit Flags
  165.  
  166. M_IF    EQU     $2              ; Serial Input Flag Mask
  167. M_IF0   EQU     0               ; Serial Input Flag 0
  168. M_IF1   EQU     1               ; Serial Input Flag 1
  169. M_TFS   EQU     2               ; Transmit Frame Sync
  170. M_RFS   EQU     3               ; Receive Frame Sync
  171. M_TUE   EQU     4               ; Transmitter Underrun Error
  172. M_ROE   EQU     5               ; Receiver Overrun Error
  173. M_TDE   EQU     6               ; Transmit Data Register Empty
  174. M_RDF   EQU     7               ; Receive Data Register Full
  175.  
  176. ;------------------------------------------------------------------------
  177. ;
  178. ;       EQUATES for Exception Processing
  179. ;
  180. ;------------------------------------------------------------------------
  181.  
  182. ;       Register Addresses
  183.  
  184. M_IPR   EQU     $FFFF           ; Interrupt Priority Register
  185.  
  186. ;       Interrupt Priority Register Bit Flags
  187.  
  188. M_IAL   EQU     $7              ; IRQA Mode Mask
  189. M_IAL0  EQU     0               ; IRQA Mode Interrupt Priority Level (low)
  190. M_IAL1  EQU     1               ; IRQA Mode Interrupt Priority Level (high)
  191. M_IAL2  EQU     2               ; IRQA Mode Trigger Mode
  192. M_IBL   EQU     $38             ; IRQB Mode Mask
  193. M_IBL0  EQU     3               ; IRQB Mode Interrupt Priority Level (low)
  194. M_IBL1  EQU     4               ; IRQB Mode Interrupt Priority Level (high)
  195. M_IBL2  EQU     5               ; IRQB Mode Trigger Mode
  196. M_HPL   EQU     $C00            ; Host Interrupt Priority Level Mask
  197. M_HPL0  EQU     10              ; Host Interrupt Priority Level Mask (low)
  198. M_HPL1  EQU     11              ; Host Interrupt Priority Level Mask (high)
  199. M_SSL   EQU     $3000           ; SSI Interrupt Priority Level Mask
  200. M_SSL0  EQU     12              ; SSI Interrupt Priority Level Mask (low)
  201. M_SSL1  EQU     13              ; SSI Interrupt Priority Level Mask (high)
  202. M_SCL   EQU     $C000           ; SCI Interrupt Priority Level Mask
  203. M_SCL0  EQU     14              ; SCI Interrupt Priority Level Mask (low)
  204. M_SCL1  EQU     15              ; SCI Interrupt Priority Level Mask (high)
  205. ə