home *** CD-ROM | disk | FTP | other *** search
/ Fresh Fish 7 / FreshFishVol7.bin / bbs / gnu / gcc-2.3.3-src.lha / GNU / src / amiga / gcc-2.3.3 / config / spur.h < prev    next >
C/C++ Source or Header  |  1994-02-06  |  38KB  |  1,032 lines
  1. /* Definitions of target machine for GNU compiler, for SPUR chip.
  2.    Copyright (C) 1988 Free Software Foundation, Inc.
  3.  
  4. This file is part of GNU CC.
  5.  
  6. GNU CC is free software; you can redistribute it and/or modify
  7. it under the terms of the GNU General Public License as published by
  8. the Free Software Foundation; either version 2, or (at your option)
  9. any later version.
  10.  
  11. GNU CC is distributed in the hope that it will be useful,
  12. but WITHOUT ANY WARRANTY; without even the implied warranty of
  13. MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14. GNU General Public License for more details.
  15.  
  16. You should have received a copy of the GNU General Public License
  17. along with GNU CC; see the file COPYING.  If not, write to
  18. the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.  */
  19.  
  20.  
  21. /* Note that some other tm.h files include this one and then override
  22.    many of the definitions that relate to assembler syntax.  */
  23.  
  24.  
  25. /* Names to predefine in the preprocessor for this target machine.  */
  26.  
  27. #define CPP_PREDEFINES "-Dspur"
  28.  
  29. /* Link with libg.a when debugging, for dbx's sake.  */
  30.  
  31. #define LIB_SPEC "%{g:-lg} %{!p:%{!pg:-lc}}%{p:-lc_p}%{pg:-lc_p} "
  32.  
  33. /* Print subsidiary information on the compiler version in use.  */
  34. #define TARGET_VERSION fprintf (stderr, " (spur)");
  35.  
  36. /* Run-time compilation parameters selecting different hardware subsets.
  37.  
  38.    On the SPUR, we don't yet need any.  */
  39.  
  40. extern int target_flags;
  41.  
  42. /* Nonzero if we should generate code to use the fpu.  */
  43. #define TARGET_FPU (target_flags & 1)
  44.  
  45. /* Nonzero if we should expand constant shifts into series of shift
  46.    instructions.  */
  47. #define TARGET_EXPAND_SHIFTS (target_flags & 2)
  48.  
  49. /* Nonzero if we should generate long jumps for compares. */
  50. #define TARGET_LONG_JUMPS (target_flags & 4)
  51.  
  52. /* Macro to define tables used to set the flags.
  53.    This is a list in braces of pairs in braces,
  54.    each pair being { "NAME", VALUE }
  55.    where VALUE is the bits to set or minus the bits to clear.
  56.    An empty string NAME is used to identify the default VALUE.  */
  57.  
  58. #define TARGET_SWITCHES  \
  59.   { {"fpu", 1},            \
  60.     {"soft-float", -1},        \
  61.     {"expand-shifts", 2},       \
  62.     {"lib-shifts", -2},        \
  63.     {"long-jumps", 4},        \
  64.     {"short-jumps", -4},    \
  65.     { "", TARGET_DEFAULT}}
  66.  
  67. #define TARGET_DEFAULT 0
  68.  
  69. /* target machine storage layout */
  70.  
  71. /* Define this if most significant bit is lowest numbered
  72.    in instructions that operate on numbered bit-fields.
  73.    This is a moot question on the SPUR due to the lack of bit-field insns.  */
  74. #define BITS_BIG_ENDIAN 0
  75.  
  76. /* Define this if most significant byte of a word is the lowest numbered.  */
  77. /* That is not true on SPUR.  */
  78. #define BYTES_BIG_ENDIAN 0
  79.  
  80. /* Define this if most significant word of a multiword number is the lowest
  81.    numbered.  */
  82. /* For SPUR we can decide arbitrarily
  83.    since there are no machine instructions for them.  */
  84. #define WORDS_BIG_ENDIAN 0
  85.  
  86. /* number of bits in an addressable storage unit */
  87. #define BITS_PER_UNIT 8
  88.  
  89. /* Width in bits of a "word", which is the contents of a machine register.
  90.    Note that this is not necessarily the width of data type `int';
  91.    if using 16-bit ints on a 68000, this would still be 32.
  92.    But on a machine with 16-bit registers, this would be 16.  */
  93. #define BITS_PER_WORD 32
  94.  
  95. /* Width of a word, in units (bytes).  */
  96. #define UNITS_PER_WORD 4
  97.  
  98. /* Width in bits of a pointer.
  99.    See also the macro `Pmode' defined below.  */
  100. #define POINTER_SIZE 32
  101.  
  102. /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
  103. #define PARM_BOUNDARY 64
  104.  
  105. /* Boundary (in *bits*) on which stack pointer should be aligned.  */
  106. #define STACK_BOUNDARY 64
  107.  
  108. /* Allocation boundary (in *bits*) for the code of a function.  */
  109. #define FUNCTION_BOUNDARY 32
  110.  
  111. /* Alignment of field after `int : 0' in a structure.  */
  112. #define EMPTY_FIELD_BOUNDARY 32
  113.  
  114. /* Every structure's size must be a multiple of this.  */
  115. #define STRUCTURE_SIZE_BOUNDARY 32
  116.  
  117. /* No data type wants to be aligned rounder than this.  */
  118. #define BIGGEST_ALIGNMENT 64
  119.  
  120. /* Set this nonzero if move instructions will actually fail to work
  121.    when given unaligned data.  */
  122. #define STRICT_ALIGNMENT 1
  123.  
  124. /* Standard register usage.  */
  125.  
  126. /* Number of actual hardware registers.
  127.    The hardware registers are assigned numbers for the compiler
  128.    from 0 to just below FIRST_PSEUDO_REGISTER.
  129.    All registers that the compiler knows about must be given numbers,
  130.    even those that are not normally considered general registers.
  131.  
  132.    SPUR has 32 fullword registers and 15 floating point registers.  */
  133.  
  134. #define FIRST_PSEUDO_REGISTER 47
  135.  
  136. /* 1 for registers that have pervasive standard uses
  137.    and are not available for the register allocator.
  138.    On SPUR, this includes all the global registers
  139.    and the callee return address register.  */
  140. #define FIXED_REGISTERS  \
  141.  {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, \
  142.   1, 0, 0, 0, 0, 0,        \
  143.   0, 0, 0, 0, 0, 0, 0, 0, 1, 1,    \
  144.   1, 0, 0, 0, 0, 0,        \
  145.   1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0}
  146.  
  147. /* 1 for registers not available across function calls.
  148.    These must include the FIXED_REGISTERS and also any
  149.    registers that can be used without being saved.
  150.    The latter must include the registers where values are returned
  151.    and the register where structure-value addresses are passed.
  152.    Aside from that, you can include as many other registers as you like.  */
  153. #define CALL_USED_REGISTERS  \
  154.  {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, \
  155.   1, 0, 0, 0, 0, 0,        \
  156.   0, 0, 0, 0, 0, 0, 0, 0, 1, 1,    \
  157.   1, 1, 1, 1, 1, 1,        \
  158.   1, 1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0}
  159.  
  160. /* Return number of consecutive hard regs needed starting at reg REGNO
  161.    to hold something of mode MODE.
  162.    This is ordinarily the length in words of a value of mode MODE
  163.    but can be less for certain modes in special long registers.
  164.  
  165.    On SPUR, ordinary registers hold 32 bits worth;
  166.    a single floating point register is always enough for
  167.    anything that can be stored in them at all.  */
  168. #define HARD_REGNO_NREGS(REGNO, MODE)   \
  169.   ((REGNO) >= 32 ? GET_MODE_NUNITS ((MODE))    \
  170.    : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
  171.  
  172. /* Value is 1 if hard register REGNO can hold a value of machine-mode MODE.
  173.    On SPUR, the cpu registers can hold any mode but the float registers
  174.    can hold only floating point.  And they can't hold anything if use
  175.    of hardware floating point is disabled.  */
  176. #define HARD_REGNO_MODE_OK(REGNO, MODE) \
  177.   (((REGNO) < 32                            \
  178.     && (REGNO) + ((GET_MODE_UNIT_SIZE ((MODE)) + 3) / 4) <= 32)        \
  179.    || (TARGET_FPU && ((MODE) == SFmode || (MODE) == DFmode        \
  180.               || (MODE) == SCmode || (MODE) == DCmode)))
  181.  
  182. /* Value is 1 if it is a good idea to tie two pseudo registers
  183.    when one has mode MODE1 and one has mode MODE2.
  184.    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
  185.    for any hard reg, then this must be 0 for correct output.  */
  186. #define MODES_TIEABLE_P(MODE1, MODE2) \
  187.   (((MODE1) == SFmode || (MODE1) == DFmode        \
  188.     || (MODE1) == SCmode || (MODE1) == DCmode)        \
  189.    == ((MODE2) == SFmode || (MODE2) == DFmode        \
  190.        || (MODE2) == SCmode || (MODE2) == DCmode))
  191.  
  192. /* Specify the registers used for certain standard purposes.
  193.    The values of these macros are register numbers.  */
  194.  
  195. /* SPUR pc isn't overloaded on a register that the compiler knows about.  */
  196. /* #define PC_REGNUM  */
  197.  
  198. /* Register to use for pushing function arguments.  */
  199. #define STACK_POINTER_REGNUM 4
  200.  
  201. /* Base register for access to local variables of the function.  */
  202. #define FRAME_POINTER_REGNUM 25
  203.  
  204. /* Value should be nonzero if functions must have frame pointers.
  205.    Zero means the frame pointer need not be set up (and parms
  206.    may be accessed via the stack pointer) in functions that seem suitable.
  207.    This is computed in `reload', in reload1.c.  */
  208. #define FRAME_POINTER_REQUIRED 1
  209.  
  210. /* Base register for access to arguments of the function.  */
  211. #define ARG_POINTER_REGNUM 25
  212.  
  213. /* Register in which static-chain is passed to a function.  */
  214. /* ??? */
  215. #define STATIC_CHAIN_REGNUM 8
  216.  
  217. /* Register in which address to store a structure value
  218.    is passed to a function.  */
  219. #define STRUCT_VALUE_REGNUM 27
  220. #define STRUCT_VALUE_INCOMING_REGNUM 11
  221.  
  222. /* Define the classes of registers for register constra