home
***
CD-ROM
|
disk
|
FTP
|
other
***
search
/
Best of German Only 1
/
romside_best_of_german_only_1.iso
/
anwender
/
sim
/
sim51_04.arj
/
REG552.PDF
< prev
next >
Wrap
Text File
|
1992-02-06
|
5KB
|
235 lines
$noList
; Speziell Funktion Register (SFR) des 80552 (Phillips-Valvo)
;---------------------------------------------------------------
;
; interner Datenspeicher: 256 Byte RAM (Adresse 00...0FFh)
; interner Programmspeicher: bei 80515 = 8 kByte ROM (Adresse 000...1FFFh)
; Timer: drei 16-Bit Timer
; ein 16-Bit Watchdog
; serielle Schnittstelle: eine zeichenorientierte
; I²C Bus
; 10 bit Analog-/Digital-Wandler mit 8 Multiplex-Eingänge (P5)
; Pulsweitenmodulation mit Timer2 und Compare-Register
; Programme für den 8052 laufen nicht uneingeschränkt auf dem 80552.
; Timer 2 ist nicht mit dem im 8052 kompatibel! T2CON enthält andere Funktionen
; Der 80552 besitzt alle Funktionen des 8051 und 8052, jedoch muß der Timer2
; anderst programmiert werden.
;******* CODE *******
; RESET CODE 0000
; EXTI0 CODE 0003
; TIMER0 CODE 000Bh
; EXTI1 CODE 0013h
; TIMER1 CODE 001Bh
; SINT CODE 0023h ; UART
SINT1 CODE 002Bh ; I²C
T2CAP0 CODE 0033h
T2CAP1 CODE 003Bh
T2CAP2 CODE 0043h
T2CAP3 CODE 004Bh
ADC CODE 0053h ; Analog-Digital Wandlung fertig
T2CMP0 CODE 005Bh
T2CMP1 CODE 0063h
T2CMP2 CODE 006Bh
Timer2 CODE 0073h
;******* DATA *******
P0 DATA 80h ; Ports
P1 DATA 90h
P2 DATA 0A0h
P3 DATA 0B0h
P4 DATA 0C0h
P5 DATA 0C4h ; nur Eingänge wahlweise Analog-Eingang
ADCH DATA 0C6h
ADCON DATA 0C5h
PWMP DATA 0FEh ; Puls-Weiten-Modulierter
PWM1 DATA 0FDh
PWM0 DATA 0FCh
PSW DATA 0D0h ; CPU-Control
PCON DATA 87h
ACC DATA 0E0h ; Rechenregister
B DATA 0F0h
SP DATA 81h ; Pointer
DPL DATA 82h
DPH DATA 83h
TCON DATA 88h ; Timer 0 + 1
TMOD DATA 89h
TL0 DATA 8Ah
TL1 DATA 8Bh
TH0 DATA 8Ch
TH1 DATA 8Dh
; Achtung Timer 2 hier anderst als beim 8052, SFR auch auf anderer DATA-Adr.
TM2CON DATA 0EAh ; Timer2 Control
TM2IR DATA 0C8h ; Timer2 Interrupt-Flags
RTE DATA 0EFh ; Timer2 reset/toggle
STE DATA 0EEh ; Timer2 set
TMH2 DATA 0EDh
TML2 DATA 0ECh
CTCON DATA 0EBh ; Timer2 Capture-Control
CTH3 DATA 0CFh ; Timer2 Capture
CTL3 DATA 0AFh
CTH2 DATA 0CEh
CTL2 DATA 0AEh
CTH1 DATA 0CDh
CTL1 DATA 0ADh
CTH0 DATA 0CCh
CTL0 DATA 0ACh
CMH2 DATA 0CBh ; Timer2 Compare
CML2 DATA 0ABh
CMH1 DATA 0CAh
CML1 DATA 0AAh
CMH0 DATA 0C9h
CML0 DATA 0A9h
T3 DATA 0FFh ; Timer 3 = Watchdog
IE DATA 0A8h ; Interrupt-Control auch als IEN0 bezeichnet
IP DATA 0B8h ; Interrupt-Priority auch als IP0 bezeichnet
IEN1 DATA 0E8h ; IEN1, da IE1 schon in TCON als BIT
IP1 DATA 0F8h
SCON DATA 98h ; serielle Schnittstelle auch als S0CON bezeichnet
SBUF DATA 99h ; auch als S0BUF bezeichnet
S1ADR DATA 0DBh ; I²C
S1DAT DATA 0DAh
S1STA DATA 0D9h
S1CON DATA 0D8h
;******* BIT *******
; ..................... PSW --> D0
CY BIT 0D7h
AC BIT 0D6h
F0 BIT 0D5h
RS1 BIT 0D4h
RS0 BIT 0D3h
OV BIT 0D2h
P BIT 0D0h
; ..................... TCON --> 88
TF1 BIT 8Fh
TR1 BIT 8Eh
TF0 BIT 8Dh
TR0 BIT 8Ch
IE1 BIT 8Bh
IT1 BIT 8Ah
IE0 BIT 89h
IT0 BIT 88h
;...................... TM2IR --> C8
T2OV BIT 0CFh ; Timer 2 Overflow
CMI2 BIT 0CEh ; Timer 2 Compare Interrupt
CMI1 BIT 0CDh
CMI0 BIT 0CCh
CTI3 BIT 0CBh ; Timer 2 Capture Interrupt
CTI2 BIT 0CAh
CTI1 BIT 0C9h
CTI0 BIT 0C8h
; ..................... IE --> A8
EA BIT 0AFh
EAD BIT 0AEh ; Analog-Digital fertig Interrupt
ES1 BIT 0ADh ; für serielle I²C (S1CON)
ES BIT 0ACh ; auch als ES0 bezeichnet
ET1 BIT 0ABh
EX1 BIT 0AAh
ET0 BIT 0A9h
EX0 BIT 0A8h
;...................... IE1 --> E8
ET2 BIT 0EFh ; Timer 2 overflow
ECM2 BIT 0EEh ; Timer 2 compare
ECM1 BIT 0EDh
ECM0 BIT 0ECh
ECT3 BIT 0EBh ; Timer 2 capture
ECT2 BIT 0EAh
ECT1 BIT 0E9h
ECT0 BIT 0E8h
; ..................... IP --> B8
PAD BIT 0BEh
PS1 BIT 0BDh
PS BIT 0BCh ; auch als PS0 bezeichnet
PT1 BIT 0BBh
PX1 BIT 0BAh
PT0 BIT 0B9h
PX0 BIT 0B8h
;...................... IP1 --> F8
PT2 BIT 0FFh ; Timer 2 overflow
PCM2 BIT 0FEh ; Timer 2 compare
PCM1 BIT 0FDh
PCM0 BIT 0FCh
PCT3 BIT 0FBh ; Timer 2 capture
PCT2 BIT 0FAh
PCT1 BIT 0F9h
PCT0 BIT 0F8h
; ..................... P1 --> 90
CT0I BIT 90h ; Timer2 Capture Eingang
CT1I BIT 91h
CT2I BIT 92h
CT3I BIT 93h
T2 BIT 94h ; Timer2 Zähleingang
RT2 BIT 95h ; Timer2 Reset-Eingang
SCL BIT 96h ; I²C Clock
SDA BIT 97h ; I²C Data
; ..................... P3 --> B0
RD BIT 0B7h ; Lesesignal für XDATA
WR BIT 0B6h ; Schreibsignal für XDATA
T1 BIT 0B5h ; Count-Gate Timer 1
T0 BIT 0B4h ; Count-Gate Timer 0
INT1 BIT 0B3h ; Interrupt-Eingang 1
INT0 BIT 0B2h ; Interrupt-Eingang 0
TXD BIT 0B1h ; seriell asynchron: Sende-Daten
RXD BIT 0B0h ; seriell asynchron: Empfangs-Daten
SCLK BIT 0B1h ; seriell im synchron Mode: Takt
SDATA BIT 0B0h ; seriell im synchron Mode: Daten
; ..................... P4 --> C0
CMSR0 BIT 0C0h ; Timer2 Compare Ausgang Set/Reset
CMSR1 BIT 0C1h
CMSR2 BIT 0C2h
CMSR3 BIT 0C3h
CMSR4 BIT 0C4h
CMSR5 BIT 0C5h
CMT0 BIT 0C6h ; Timer2 Compare Ausgang Toggle
CMT1 BIT 0C7h
; ..................... SCON --> 98
SM0 BIT 9Fh
SM1 BIT 9Eh
SM2 BIT 9Dh
REN BIT 9Ch
TB8 BIT 9Bh
RB8 BIT 9Ah
TI BIT 99h
RI BIT 98h
;...................... S1CON --> D8
ENS1 BIT 0DEh
STA BIT 0DDh
STO BIT 0DCh
SI BIT 0DBh
AA BIT 0DAh
CR1 BIT 0D9h
CR0 BIT 0D8h
$list