home *** CD-ROM | disk | FTP | other *** search
/ BBS 1 / BBS#1.iso / document / vgadoc.arj / AHEAD.DOC next >
Text File  |  1991-12-05  |  4KB  |  165 lines
  1.  
  2.   Ahead V5000 version A & B.
  3.  
  4.   Allows up to four boards in one system.
  5.  
  6.  
  7.   103h (R/W): Multiple Chip ID Register
  8.   bit 0-3  Must match PowerUp register (3CEh index 1Fh bits 4-7).
  9.  
  10.   3C2h (W): Misc Output Register
  11.     bit 5  Bit 0 of bank register.         (Ahead A)
  12.  
  13.   Note: This register can be read at 3CCh.
  14.  
  15.  
  16.   3CEh index  Ch (R/W): mode
  17.   bit 0-1  Misc control. 0=standard text mode, 1=enable
  18.              8 simultaneous fonts  2&3 reserved.
  19.         2  Reserved
  20.         3  High speed sequencer enable
  21.         4  16 bit memory access enable
  22.         5  Enhanced mode enable
  23.       6-7  Emulation mode. 0=VGA, 1=EGA, 2=Hercules and 3=CGA
  24.  
  25.   3CEh index  Dh (R/W): Segment            (Different for Ahead A and B)
  26.   bit 0-2  (Ahead A) Bank No. bit 1-3
  27.                      Bit 0 is in 3C2h bit 5.
  28.       0-3  (Ahead B) Read Bank No.
  29.       4-7  (Ahead B) Write Bank No.
  30.  
  31.   3CEh index  Eh (R/W): Clock
  32.   bit 1-3  Reserved
  33.       4-7  Divide input clock 0-3 by 2.
  34.  
  35.   3CEh index  Fh (R/W): Master Enable Register
  36.   bit 0-3  Chip version number  (Read Only)
  37.            0=Ahead A, 1=Ahead B
  38.         5  Enable extended registers if set
  39.  
  40.   3CEh index 10h (R/W): Trap
  41.     bit 0  Enable CRTC access
  42.         1  Enable 6845 access
  43.         2  Enable CRTC access to cause trap
  44.         3  Enable 3B8h, 3BFh to cause trap
  45.         4  Enable 3D8h, 3D9h to cause trap
  46.         5  Enable 3Cxh to cause traps
  47.         7  Select 6845 as CRT controller
  48.  
  49.   3CEh index 11h (R/W): Trap source
  50.     bit 0  3Dxh
  51.         1  3B5h, 3D5h
  52.         2  3B8h, 3D8h
  53.         3  3D9h
  54.         4  3BFh
  55.         5  3Cxh
  56.       6-7  Reserved
  57.  
  58.  
  59.   3CEh index 12h (R/W): Attribute
  60.   bit 0-5  Reserved
  61.         6  Lock VGA internal palette
  62.         7  Enable CGA palette when in CGA mode
  63.  
  64.   3CEh index 13h (R/W): Diagnostics
  65.   bit 0-7  Reserved
  66.  
  67.   3CEh index 14h (R/W): Lock
  68.     bit 0  Lock Sync polarity in 3C2h bit 6,7.
  69.         1  Lock CRTC horizontal timing
  70.         2  Lock CRTC vertical timing
  71.         3  Lock CRTC index 9        !Hmm.
  72.         4  Lock CRTC index 9
  73.         5  Lock CRTC index 0Ah, 0Bh
  74.         6  Lock CRTC index 13h
  75.         7  Lock Clock select in 3C2h bit 2,3.
  76.  
  77.   3CEh index 15h (R): 3B8/3D8 Readback
  78.   bit 0-7  Mono/CGA register 3B8h/3D8h readback value
  79.  
  80.   3CEh index 16h (R): 3BF/3D9 Readback
  81.   bit 0-5  CGA Register 3D9h readback
  82.       6-7  Mono register 3BFh bit 0-1 Readback.
  83.  
  84.   3CEh index 17h (R/W): Miscellaneous
  85.     bit 0  Must be 1
  86.         1  Must be 0
  87.       2-7  Reserved
  88.  
  89.   3CEh index 1Ch (R/W): CRTC Control
  90.   bit 0-1  Bit 16-17 of CRTC start address
  91.       2-3  0=normal, 3=Interlaced, 1&2 reserved.
  92.  
  93.   3CEh index 1Dh (R/W): Control
  94.   bit 0-7  Reserved
  95.  
  96.   3CEh index 1Eh (R/W): Scratch
  97.   bit 0-7  Used by BIOS for flags
  98.  
  99.   3CEh index 1Fh (R): PowerUp
  100.   bit 0-1  Memory type. 0=2x44256 (256k), 1=4 or 16 x44256 (512K/2M),
  101.                         2=8 or 16 x4464 (256K or 512K), 3=8x44256 (1M)
  102.         2  0 for 24k BIOS, 1 for 32k BIOS.
  103.         3  16 bit BIOS
  104.       4-7  Multiple Chip ID
  105.             0= ID 0  BIOS Enabled, 1=ID 1  BIOS Enabled
  106.             2..15  ID 2..15  Bios Disabled.
  107.  
  108.  46E8h (R/W): Setup Control Register
  109.     bit 3  0 for VGA disabled, 1 for enabled
  110.         4  0 for Setup mode, 1 for normal mode.
  111.       5-7  Reserved
  112.  
  113.  
  114.  
  115.  
  116.  
  117.  
  118.   Bank switching:
  119.  
  120.   The Ahead A has one bank register with bit 0 in 3C2h bit 5 and
  121.   bits 1-3 in 3CEh index 0Dh.
  122.  
  123.   The Ahead B has separate read and write banks in register 3CEh index Dh.
  124.  
  125.  
  126.   Memory locations:
  127.  
  128.   $C000:$25  5 bytes  'AHEAD'
  129.  
  130.  
  131.  
  132.   ID Ahead chipset:
  133.  
  134.   portw[$3CE]:=$200f;
  135.   case port[$3CF] of
  136.     $20:Ahead A (with 512k ??)
  137.     $21:Ahead B (with 1M ??)
  138.   end;
  139.  
  140.  
  141.   Modes:
  142.  
  143.   22h  T   132   44  16 (8x8)
  144.   23h  T   132   25  16 (8x14)
  145.   24h  T   132   28  16 (8x)
  146.   25h  G   640  480  16 planar
  147.   26h  G   640  480  16 planar
  148.   2Fh  T   160   50  16
  149.   34h  T    80   66  16
  150.   50h  T   132   25   2
  151.   52h  T   132   44   2
  152.   60h  G   640  400 256 packed
  153.   61h  G   640  480 256 packed
  154.   62h  G   800  600 256 packed
  155.   63h  G  1024  768 256 packed   (Ahead B only)
  156.   6Ah  G   800  600  16 planar
  157.   70h  G   720  396  16 planar
  158.   71h  G   800  600  16 planar
  159.   74h  G  1024  768  16 planar
  160.   75h  G  1024  768   4
  161.   76h  G  1024  768   2
  162.  
  163.  
  164.   Note: Mode 75h has even bytes in planes 0&2, and odd bytes in planes 1&3.
  165.